[发明专利]码分复用光接入网络系统无效
申请号: | 200710108688.5 | 申请日: | 2007-06-18 |
公开(公告)号: | CN101150375A | 公开(公告)日: | 2008-03-26 |
发明(设计)人: | 鹿嶋正幸 | 申请(专利权)人: | 冲电气工业株式会社 |
主分类号: | H04J14/00 | 分类号: | H04J14/00;H04J13/00 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 雒运朴;徐谦 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 码分复 用光 接入 网络 系统 | ||
1.一种码分复用光接入网络系统,其在光纤传输路的一端设有光合/分路器,在与上述光纤传输路的另一端连接的光线路终端装置、和与利用上述光合/分路器分支而形成的多个分支光纤传输路分别连接的多个光终端装置之间,进行基于码分复用的双向光通信,
其特征在于,
上述光线路终端装置具有:频带分配部;频带控制部,具有与上述光终端装置的数量相等个数的信号转换器对,
每个上述光终端装置具有:频带分配部;频带控制部,具有1组信号转换器对,
每个上述信号转换器对,作为分别具有通信频带可变控制功能的1组可变串/并转换部和可变并/串转换部的组而被设置,
上述频带分配部,具有:由对从上述可变串/并转换部输出的并行信号进行编码的多个编码器构成的编码器组、和对从该编码器组输出的并行信号进行多路复用的并行信号合成器,并且具有:由对被输入到上述可变并/串转换部的并行信号进行解码的多个解码器构成的解码器组、和分割用于生成被输入到该解码器组的并行信号的串行信号的串行信号分配器。
2.根据权利要求1所述的码分复用光接入网络系统,其特征在于,
上述光线路终端装置还具有:
PHY/MAC接口,其个数与上述光终端装置的数量相等,具有对被输入到第三层交换机的串行信号和从该第三层交换机输出的串行信号进行4B5B转换的功能;
光电转换器,把被输入到上述频带分配部的信号转换成电信号,以及把从上述频带分配部输出的电信号转换成光信号,
每个上述光终端装置还具有:
PHY/MAC接口,具有对串行信号进行4B5B转换的功能;
光电转换器,把被输入到上述频带分配部的信号转换成电信号,以及把从上述频带分配部输出的信号转换成光信号。
3.根据权利要求1或2所述的码分复用光接入网络系统,其特征在于,
上述可变串/并转换部具有:分支电路,把串行信号转换成并行信号;第1缓冲电路,暂时保存串行信号,并输入到上述分支电路;第1缓冲电路组,暂时保存从上述分支电路输出的并行信号,并输入到上述频带分配部;和可变串/并转换部控制部,
上述可变并/串转换部具有:多路复用电路,把并行信号转换成串行信号;第2缓冲电路组,暂时保存从上述频带分配部所具有的上述解码器组输出的并行信号,并输入到上述多路复用电路;第2缓冲电路,暂时保存从上述多路复用电路输出的串行信号,并输出;和可变并/串转换部控制部,
上述可变串/并转换部控制部,具有:分支电路控制信号生成器、第1高速可变时钟信号生成器和第1延迟时钟信号生成器,并且向上述分支电路、上述第1缓冲电路以及上述第1缓冲电路组提供控制信号,
上述可变并/串转换部控制部,具有:多路复用电路控制信号生成器、第2高速可变时钟信号生成器以及第2延迟时钟信号生成器,并且向上述多路复用电路、上述第2缓冲电路以及上述第2缓冲电路组提供控制信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710108688.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种多功能马桶
- 下一篇:聚苯硫醚专用防腐涂料及聚苯硫醚复合钢管的制备方法