[发明专利]避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置

说明书

技术领域

本发明涉及一种将多个半导体封装件高密度3D堆叠的架构，特别是涉及一种能够均匀化焊料接合形状与面积，可达到避免半导体堆叠发生微接触焊点断裂功效，另外还能够兼具有散热性与微间隔维持功效的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置(Package-On-Packagedevice，POP)。

背景技术

当一电路板越来越小时，其表面可供安装元件的面积亦缩小。以往可以将多个半导体封装件以并排(side-by-side)方式直接接合到电路板，而先进的微小化电子产品将无法达成，故有人提出可以将多个半导体封装件纵向3D堆叠，以符合小型表面接合面积与高密度元件设置的要求，即称之为半导体封装堆叠装置(Package-On-Package device，POP)。目前在两个半导体封装件的转接机构是焊球或是上下表面皆有焊料的转接板，采用焊球除了会有断裂问题之外，焊球必须变大可提供堆叠间隔，故容易产生有焊球桥接与焊料污染的问题，并且现有习知的间隔焊球无法达到微接触的型态，而导致接脚数与走线布线受到限制。采用转接板，则必须在转接板中间设容置开口槽，并且开口槽的周边设有导通孔，元件成本较高。

Fujitsu公司在美国专利第6476503号以及Tessera公司在美国专利公开第2006/0138647号各提出一种可应用于封装堆叠的微接触架构。请参阅图1所示，是一种现有习知的半导体封装堆叠装置的截面示意图。现有习知的半导体封装堆叠装置100，主要包含一第一半导体封装件110、一第二半导体封装件120以及焊料130，其中，该第二半导体封装件120是堆叠在该第一半导体封装件110之上，并以焊料130连接两半导体封装件110与120。该第一半导体封装件110，具有一第一基板111、一设置于该第一基板111的一上表面111A的第一晶片112以及复数个形成于该基板的一下表面111B的凸块113。利用复数个第一焊线114通过该第一基板111的一第一槽孔111C，以电性连接该第一晶片112的焊垫至该第一基板111，并以一第一封胶体115密封该些第一焊线114。如同该第一半导体封装件110一般，该第二半导体封装件120，具有一第二基板121、一设置于该第二基板121的一上表面121A的第二晶片122以及复数个形成于该基板的一下表面121B的凸块123，例如铜凸块或其它不可回焊的柱状凸块。复数个第二焊线124通过该第二基板121的一第二槽孔121C，而电性连接该第二晶片122至该第二基板121，并以一第二封胶体125密封该些第二焊线124。现有技术在该第一半导体封装件110的该第一基板111的上表面111A是设有复数个平垫状的连接垫111D，藉由该些焊料130接合该第二半导体封装件120的该些凸块123至该第一半导体封装件110的对应连接垫111D，藉以达到微接触的结构型态，封装件110与120堆叠时以该些凸块123作为微小化接点，可增加讯号接脚数(high pin count)并可增加走线面积，更可以缩小封装堆叠间隙(sma11 POP stacking standoff)。

由于焊接的接合形状与面积的不匹配，焊料130在回焊后对于该些凸块123的焊接强度以及对于该些连接垫111D的焊接强度两者不相同。特别是，该焊料130在该些连接垫111D的焊接表面为平面状，对于剪向应力(即第一基板111热胀冷缩产生的热应力)的抵抗力较弱。此外，现有习知的该些连接垫111D的表面是电镀有镍金层，金层会熔入焊料130内产生金脆效应，焊接界面的强度将变得更薄弱。因此，当现有习知的半导体封装堆叠装置100在高速运算下或处于散热不良的环境中，容易在该些连接垫111D与焊料130接触界面，或是凸块123的表面产生微接触焊点断裂。

由此可见，上述现有的半导体封装堆叠装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的避免半导体堆叠发生微接触焊点断裂的半导体封装堆叠装置，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。