[发明专利]锁相环电路和记录信息回放设备

说明书

技术领域

本发明涉及PLL(锁相环)电路和使用PLL电路的记录信息回放设备。

背景技术

如从DVD(数字多用盘)到蓝光(Blu-ray，注册商标)盘的转移可见，最近的光盘技术针对于更高密度的记录和更高速度的读取。作为适用于这样的较高密度和较高速度操作的读取系统，PRML(部分响应最大似然(maximumlikelihood))系统已经在使用中。

采用PRML系统的读取信道块大致如下操作。通过根据PR均衡系统的均衡器而增强(boost)由光学拾取器(optical pickup)从盘介质读取的信号的高频分量，并通过模数转换器(以下表示为“ADC”)将来自均衡器的模拟输出数字化，以输出到下行流数字信号处理块。同时，通过使用VCO时钟作为ADC的采样时钟，由具有ADC→相位误差检测电路→电荷泵电路→环路滤波器→压控振荡器(以下表示为“VCO”)→ADC的环路形成PLL电路。

在该读取信道块中，PLL电路反馈控制VCO时钟的相位，使得能够在正确的定时采样从盘介质读取的波形。在诸如盘播放器和磁带播放器之类的记录信息回放设备的领域中，通常，该PLL电路被称为时钟数据恢复电路或者数据同步器(synchronizer)电路。

这里，将描述PLL电路的相位误差检测电路如何检测相位误差。

相位误差检测电路使用由ADC对模拟波形输入进行采样而产生的数字值，其中，通过上行流(upstream)高通滤波器等已经从所述模拟波形输入去除了DC分量。当来自ADC的输出经历过零(zero crossing)时，将它们在过零之前和之后的值相加，以计算相位误差。

考虑以蓝光盘的情况为例。蓝光标准采用17PP调制作为数据记录系统。因此，假设参考时钟周期为1T，这样进行配置，使得它们的数据宽度在2T到8T的范围内改变。为了简化说明，不妨考虑连续输入2T信号的情况。注意，将连续的2T信号假设为具有正弦波形，并且，后面的讨论将基于该假设。

图7示出了其中采样时钟处于正确相位的状态，即，当根据PR{1，2，1}均衡系统而读取波形时，对采样时钟进行锁相。注意，在该例子中，将数据幅度假设为20。作为在PR{1，2，1}均衡系统中的相位误差计算方程的例子，下面的方程(1)是可用的。

当sign(y[n-1])≠sign(y[n])时，(y[n-1]+y[n])*sign(y[n])...(1)

其中，y[n]表示第n采样值，以及sign(y[n])表示y[n]的符号。

将以上方程(1)生成“0”的条件(即，当在两个连续的采样值之间出现过零时这两个采样值的绝对值相等的条件)认为是锁相状态。在图6中示出了实现该计算的具体电路例子。

在图6中，在1T的时段中，由寄存器101保存(hold)来自ADC的输出，以通过比较当前值y[n]的极性和1T前的值y[n-1]的极性的过零判决器(determinator)102来确定是否已经出现过零、以及过零已经出现在输入波形的上升处还是下降处。在该例子中，假设当已经出现过零时将EDET信号设置为“1”，以及当在波形的上升处已出现过零时将FALL信号设置为“0”，而当在波形的下降处已出现过零时将FALL信号设置为“1”。

当EDET信号为“1”时，加法器103将两个输入信号相加。当FALL信号为“0”时，极性反相电路104不对来自加法器103的和的极性进行反相，但是，当FALL信号为“1”时，对该极性进行反相，以提供最终的相位误差检测输出。

在示出采样时钟的锁相状态的图7的例子中，“20(幅度)÷±14”是从ADC输出的采样值，并且，根据方程(1)，相位误差检测输出(即，相位误差)因此等于“0”。

在图8中示出了这样的情形，其中采样时钟的相位略滞后于在图7所示的锁相状态。因为时钟脱离了相位，所以，采样值的绝对值在它们各自的过零之前和之后不相等。在图8的例子中，在输入波形的上升处的过零之前和之后的y[1]＝-12、且y[2]＝+16。根据方程(1)，这里计算的相位误差等于+4。同样地，例如，在下降处的过零之前和之后的y[3]＝+12、且y[4]＝-16，并且，因此根据方程(1)，这里计算的相位误差也为+4。

然后，在图9中示出了采样时钟的相位更加滞后的情况。在该例子中，相移大约为稍小于0.5T＝π[弧度]。因为y[1]＝-1并且y[2]＝+19，所以，计算这里的相位误差为+18。类似地，因为y[3]＝+1并且y[4]＝-19，所以，也计算这里的相位误差也为+18。