[发明专利]多端口半导体器件及其方法

说明书

技术领域

本发明的示范实施例总的来说涉及多端口半导体器件及其方法。 

背景技术

多端口存储器件可以包括与多个应用结合使用的多个端口。 

图1是图示传统的多端口存储器件的框图。参照图1，多端口存储器件100可以包括：具有存储器组(memory bank)111、112和113的存储器内核110；以及端口120、130、140和150。响应于第一外部时钟信号CLK1、地址信号ADDR1和命令信号CMD1，端口120可以将从外部器件接收的数据DQ1提供到存储器内核110和/或可以将存储在存储器内核110中的数据输出到外部器件。响应于第二外部时钟信号CLK2、地址信号ADDR2和命令信号CMD2，端口130可以将从外部器件接收的数据DQ2提供到存储器内核110和/或可以将存储在存储器内核110中的数据输出到外部器件。响应于第三外部时钟信号CLK3、地址信号ADDR3和命令信号CMD3，端口140可以将从外部器件接收的数据DQ3提供到存储器内核110和/或可以将存储在存储器内核110中的数据输出到外部器件。响应于第四外部时钟信号CLK4、地址信号ADDR4和命令信号CMD4，端口150可以将从外部器件接收的数据DQ4提供到存储器内核110和/或可以将存储在存储器内核110中的数据输出到外部器件。 

图2是图示另一个传统的多端口存储器件的框图。参照图2，多端口存储器件200可以包括：具有存储器组211、212和213的存储器内核210；端口220、230、240和250；以及时钟发生器255。时钟发生器255可以基于外部时钟信号CLK产生内部时钟信号ICLK。响应于内部时钟信号ICLK、地址信号ADDR1和命令信号CMD1，端口220可以将从外部器件接收的数据DQ1提供到存储器内核210和/或可以将存储在存储器内核210中的数据输出到外部器件。响应于内部时钟信号ICLK、地址信号ADDR2和命令信号CMD2，端口230可以将从外部器件接收的数据DQ2提供到存储器内核 210和/或可以将存储在存储器内核210中的数据输出到外部器件。响应于内部时钟信号ICLK、地址信号ADDR3和命令信号CMD3，端口240可以将从外部器件接收的数据DQ3提供到存储器内核210和/或可以将存储在存储器内核210中的数据输出到外部器件。响应于内部时钟信号ICLK、地址信号ADDR4和命令信号CMD4，端口250可以将从外部器件接收的数据DQ提供到存储器内核210和/或可以将存储在存储器内核210中的数据输出到外部器件。 

参照图2，端口(PORT1)220可以从主机(HOST1)260接收地址信号ADDR1和命令信号CMD1，并且可以从主机(HOST1)260接收和向主机(HOST1)260发送数据DQ1。端口(PORT2)230可以从主机(HOST2)270接收地址信号ADDR2和命令信号CMD2，并且可以从主机(HOST2)270接收和向主机(HOST2)270发送数据DQ2。端口(PORT3)240可以从主机(HOST3)280接收地址信号ADDR3和命令信号CMD3，并且可以从主机(HOST3)280接收和向主机(HOST3)280发送数据DQ3。端口(PORT4)250可以从主机(HOST4)290接收地址信号ADDR4和命令信号CMD4，并且可以从主机(HOST4)290接收和向主机(HOST4)290发送数据DQ4。 

在如图1所示的传统的多端口存储器件100中，端口120、130、140和150的每个可以响应于从外部器件接收的具有不同频率的多个时钟信号CLK1、CLK2、CLK3和CLK4中的一个来操作。因此，图1的多端口存储器件100在其上可以包括分别从外部器件接收时钟信号CLK1、CLK2、CLK3和CLK4的管脚(pin)。 

在如图2所示的传统的多端口存储器件200中，端口220、230、240和250的每个可以响应于内部时钟信号ICLK(即，单个的内部产生的时钟信号)来操作。因此，多端口存储器件200可以不和以不同频率运行的主机适配，因为相同的时钟信号被用于端口220、230、240和250的每个端口，而图1的多端口存储器件100可以依赖多个外部器件以产生用于一个或多个相关联的主机的不同频率的时钟信号。 

发明内容