[发明专利]系统控制器、同地址请求队列预防方法及其信息处理设备

说明书

技术领域

本发明涉及在多处理器系统中使用系统控制器来控制由CPU发出请求的技术。更具体地，本发明涉及系统控制器、同地址请求队列预防方法和这样一种信息处理设备，该设备在队列中保存由CPU发出的请求时能够防止具有同一地址的请求被保存。

背景技术

近年来，随着在各领域中广泛使用信息处理设备，需要多处理器结构中的芯片组具有更强的处理功能。

图12为示出多处理器系统结构的实例的示图。图12中所示的多处理器系统包括四个系统板100a至100d和地址交叉板200。由局部总线300a至300d、全局总线301、局部通知路径302a至302d、全局通知路径303等来连接各系统板100a至100d和地址交叉板200。

系统板100a包括系统控制器110和四个CPU 120a至120d。由CPU总线130a将CPU 120a和CPU 120b连接至系统控制器110。由CPU总线130c将CPU 120c和CPU 120d连接至系统控制器110。系统板100b至100d具有与系统板100a相同的结构。

CPU 120a至120d分别包括高速缓冲存储器121a至121d和高速缓存标记122a至122d。在本发明一实施例中，假设通过4路集联系统来控制高速缓冲存储器121。

系统控制器110包括：探测标记111a至111d、CPU发出请求队列112a和112c、局部仲裁器113、请求处理部114和请求执行部115。

探测标记111a至111d分别对应于高速缓存标记122a至122d。CPU发出请求队列112保存由CPU 120发出的对CPU总线130的请求。具体地，CPU发出请求队列112a保存由CPU 120a和120b发出的请求，而CPU发出请求队列112c保存由CPU 120c和120d发出的请求。局部仲裁器113输出由CPU发出请求队列112保存的请求至局部总线300a。

请求处理部114对从全局总线301发送的请求执行处理。请求处理部114包括：资源管理部116和请求执行激活部117。资源管理部116检查用于处理请求的资源。请求执行激活部117启动请求执行部115，并更新探测标记111。

地址交叉板200包括全局仲裁器210和执行力确定电路220。全局仲裁器210经由全局总线301将从局部总线300a至300d输入的请求输出至所有系统板100a至100d。执行力确定电路220基于从局部通知路径302a至302d输入的通知确定执行力，即请求执行的适当性，并经由全局通知路径303通知系统板100a至100d确定结果和执行该请求的必要信息。

通过参照给定实例来说明图12中示出的系统的操作，在该实例中，CPU120执行读取请求。CPU 120a执行对地址1000的读取。为了高速缓存一致性而使用MESI协议。MESI协议是一种高速缓存一致性协议，并通过将多个线分成M状态(修改状态：Modified)、E状态(排它状态：Exclusive)、S状态(共享状态：Shared)和I状态(无效状态：Invalid)来控制高速缓存的每个线。

为了检查地址1000的数据是否存在于CPU 120a的高速缓冲存储器121a中，首先CPU 120a对高速缓存标记122a进行搜索。当确定结果为在高速缓冲存储器121a中不存在有效数据时，CPU 120a发出读取请求至CPU总线130a。

经由CPU发出请求队列112a、局部仲裁器113和局部总线300a将CPU120a发出的请求输入至全局仲裁器210。经由全局总线301同时向所有系统板100a至100d通知被输入至全局仲裁器210的请求。

在系统板100a中，从全局总线301向请求处理部114输入请求。请求处理部114读取各探测标记111，并使用资源管理部116检查是否存在用以处理请求的资源等。经由局部通知路径302a向执行力确定电路220发送检查结果。

执行力确定电路220基于来自所有局部通知路径302a至302d的通知确定请求的执行力(执行适当性(propriety ofexecution))。执行力确定电路220经由全局通知路径303向请求执行激活部117通知确定结果和请求执行的必要信息。请求执行激活部117基于对请求的执行适当性的确定结果和请求执行的必要信息更新探测标记111，并启动请求执行部115。