[发明专利]半导体设备

说明书

技术领域

本发明涉及一种具有用来加速驱动的装置的半导体设备(或者说本发明属于半导体设备领域)。

背景技术

用于固态成像设备(CMOS图像传感器、CCD)、存储设备(SRAM、DRAM、ROM、快闪存储器等)、可编程逻辑阵列(PLA)等的大多数控制信号从分布参数电路形成，并且驱动电路的位置由于其排列结构而通常限于控制信号线的端。因此，在分布参数电路的驱动中，控制信号延迟时间的差异显著。总体上，驱动电路具有用来寻址的地址解码器部分。固态成像设备经常具有选择操作模式的逻辑电路。如图23所示，当分布参数电路的负载1015通过布置在分布参数电路两端的驱动电路1020和1020驱动时，信号传输为高速，但是需要将解码器1021和逻辑电路1022布置在两端，致使需要大面积。此外，在两端布线相同的信号线，这导致导线数目和功耗增加。另一方面，如图24所示，当分布参数电路的负载1015通过驱动电路1020从一侧驱动时(例如，参见JP-A-2003-143485(专利文献1))，可以大大地减小电路面积，但是在驱动电路1020连接的相对侧上的负载1015中的信号延迟显著，这导致劣化电路性能。

发明内容

在从两端驱动分布常数负载的两端上的驱动中，实现了高速信号传输，但是存在大尺寸地址解码器和逻辑电路导致面积显著增大的缺点。此外，在两端布线相同的信号线，这导致导线数目和功耗增加的问题。另一方面，在一侧上的驱动中延迟时间显著，这导致电路性能劣化的问题。

由此，希望有效地减小电路尺寸，以降低用来加速信号传输的电路中的延迟差异。

本发明的实施例是一种半导体设备，具有可操作来驱动具有延迟的电路的驱动电路，该半导体设备包括：辅助驱动电路，可操作来加速驱动电路的驱动，接收驱动电路的驱动信号作为输入信号。

在本发明的实施例中，该驱动电路可以被布置在具有延迟的电路的一侧，并且加速该驱动电路的驱动的辅助驱动电路能够被布置在具有延迟的电路的另一侧。因此，驱动电路的面积减小并且辅助驱动电路加速驱动电路的驱动，允许具有延迟的电路实施高速驱动。

根据本发明的实施例，布置辅助驱动电路，其加速驱动电路的驱动并接收驱动电路的驱动信号作为输入信号。因此，可以获得下面的优点，即通过辅助驱动电路加速驱动电路的驱动，以实施具有延迟的电路的高速驱动。此外，不需要在电路的两端布置大尺寸驱动电路来高速驱动该电路，在电路的一端提供大尺寸面积的驱动电路则足够。因此，可以显著地减小电路尺寸。如上所述，根据本发明的实施例，可以同时实现高速驱动和减小电路尺寸。

附图说明

图1示出了描绘本发明实施例的方块图；

图2示出了描绘根据本发明实施例的辅助驱动电路的操作的时序图；

图3A示出了描绘辅助驱动电路的示例性结构的方块图，图3B示出了辅助驱动电路的时序图；

图4A和4B示出了描绘辅助驱动电路的示例性结构的方块图；

图5A和5B示出了描绘辅助驱动电路的示例性结构的方块图；

图6A和6B示出了描绘辅助驱动电路的示例性结构的方块图；

图7A示出了描绘辅助驱动电路的示例性结构的方块图，图7B示出了描绘辅助驱动电路的上升沿的时序图；

图8A示出了描绘辅助驱动电路的示例性结构的方块图，图8B示出了描绘辅助驱动电路的下降沿的时序图；

图9A和9B示出了描绘辅助驱动电路的示例性结构的方块图；

图10示出了描绘本发明实施例的方块图；

图11示出了描绘图10中示出的辅助驱动电路的操作的时序图；

图12示出了描绘本发明实施例的方块图和描绘辅助驱动电路的操作的时序图；

图13示出了描绘本发明实施例的方块图和描绘辅助驱动电路的操作的时序图；

图14示出了描绘本发明实施例的方块图和描绘辅助驱动电路的操作的时序图；

图15示出了描绘本发明实施例的方块图；

图16示出了描绘图15中示出的结构的基本部分的电路图；

图17示出了描绘图15中示出的辅助驱动电路的操作的时序图；

图18示出了描绘根据本发明的实施例和过去技术的分布参数电路的负载的位置和驱动时间之间关系的图；

图19示出了描绘根据本发明实施例的半导体设备应用到固态成像设备的例子的方块图；

图20示出了描绘示例性像素部分的电路图；

图21示出了描绘根据本发明实施例的半导体设备应用到存储设备的例子的方块图；