[发明专利]载带、半导体器件和半导体模块装置

说明书

技术领域

本发明涉及一种COF(Chip On Film：薄膜覆晶)型半导体器件用的载带、使用该载带的COF型半导体器件和半导体模块装置，其中，在COF型半导体器件中，通过COF方式在配线图案上搭载并连接半导体元件。

背景技术

在现有技术中，TCP(Tape Carrier Package：带载封装)型半导体器件(以下，称之为“TCP半导体器件”)作为一种在挠性配线基板上接合、搭载半导体元件的半导体器件已经为公众所知悉。

另一方面，近年来，开始采用一种通过COF方式在挠性配线基板上接合、搭载半导体元件的COF型半导体器件(以下，称之为“COF半导体器件”)。

作为TCP半导体器件和COF半导体器件之间的差异，例如，可以列举出下述各点。

(1)TCP半导体器件：预先在用作挠性配线基板的基底基板的绝缘带上设置用于搭载半导体元件的开口部，在该开口部形成呈悬臂状突出的配线图案，该配线图案的前端部分和半导体元件接合在一起。COF半导体器件：用作挠性配线基板的基底基板的薄膜绝缘带不具备用于搭载半导体元件的开口部，在形成于上述薄膜绝缘带的表面的配线图案上接合、搭载半导体元件。

(2)TCP半导体器件：由于配线图案呈悬臂状突出，因此，难以制造配线间距小于45μm的配线图案。COF半导体器件：由于在薄膜绝缘带的表面上形成配线图案，因此，比较容易制造配线间距小于或等于35μm的配线图案。

(3)TCP半导体器件：预先在半导体器件被安装至液晶面板等之后要发生折曲的部分设置有狭缝。COF半导体器件：半导体器件不具备用于进行折曲的狭缝，薄膜绝缘带的任何位置都能进行自由折曲。

(4)TCP半导体器件：用粘合剂在由聚酰亚胺构成的绝缘带上层叠铜箔而形成TCP半导体器件。COF半导体器件：在铜箔背面涂布并固化聚酰亚胺等而形成COF半导体器件(涂布法)，或者，通过溅射方式在由聚酰亚胺构成的绝缘带上层叠铜而形成COF半导体器件(溅射法；金属喷镀法)。

如上所述，在COF半导体器件中，基于其使用目的而采用了可自由折曲的薄膜绝缘带作为挠性配线基板的基底基板。此外，在薄膜绝缘带的表面配置的配线图案的各配线电连接半导体元件所对应的端子。外部连接用的连接部连接液晶面板、印刷基板等。关于上述部分之外的配线图案露出部分，由于其被涂布阻焊剂层(solder regisit)，因此，可确保其绝缘状态。

另外，较之于TCP半导体器件，COF半导体器件比较容易实现配线图案(内部引线)的细间距化。量产的TCP半导体器件的配线间距的下限值为45μm。但是，配线间距为35μm的COF半导体器件已经实现了量产。此外，COF半导体器件还能够实现小于或等于30μm的配线间距。

近年来，要求COF半导体器件能够满足多引脚化的需求，同时，还要求实现COF半导体器件的小型化和薄膜化。为此，就需要实现配线图案与半导体元件之间的连接部的细间距化、配线图案的外部连接用连接部的细间距化和绝缘带及配线图案等的薄膜化。为了实现配线图案(内部引线)的细间距化，上述配线图案(内部引线)需要变窄变薄。

图5和图6表示现有技术中普通COF半导体器件的半导体元件的安装部(搭载区域)周边的概略结构。图5表示配线图案的配线间距大于或等于35μm的情况，图6表示配线图案的配线间距小于35μm的情况(较之于图5所示的情况，实现了细间距化)。以下，分别将图5和图6所示的现有技术例称之为“现有技术例1”和“现有技术例2”。

关于现有技术中普通COF半导体器件用的挠性基板的配线图案23的宽度，如图5和图6所示，无论是由双点划线表示的半导体元件24的突起电极25所连接的区域，还是除该区域之外的区域，均以相同的宽度(线宽)来形成。

在专利文献1(日本国第3536023号专利，专利登记日：2004年3月19日，专利公告日：2004年6月7日)中公开了一种对上述配线图案的宽度进行部分变更的技术。图7表示由专利文献1所揭示的COF半导体器件的半导体元件的安装部(搭载区域)周边的概略结构(以下，称之为“现有技术例3”)。

关于现有技术例3的配线图案23的宽度，如图7所示，在阻焊剂层22的开口部22a的边缘附近形成得比较宽，在阻焊剂层22和由双点划线表示的半导体元件24重叠的区域(即，半导体元件24的搭载区域)中，无论是半导体元件24的突起电极25所连接的区域，还是除该区域之外的区域，均以相同的宽度来形成。