[发明专利]优化电路设计中的流水线结构布置的方法和系统

说明书

商标

IBM为国际商业机器公司(International Business MachinesCorporation，Armonk，New York U.S.A)的注册商标。在这里所用的其他名称可以是国际商也机器公司或其他公司的注册商标、商标或产品名称。

技术领域

本发明涉及集成电路(IC)设计的性能优化，具体地说涉及针对含有流水线逻辑结构的集成电路设计的定时弥合(timing closure)的更快速、更有效的途径，特别是当所述流水线结构的逻辑组成在它们的定义中为无约束的时。

背景技术

在IBM内集成电路的自动化设计通常使用一套IBM设计工具和算法来同时考虑性能优化问题和整体设计布线性，诸如在2006年1月19日公布的美国专利US 20060015836 A1和2006年1月12日公布的美国专利US 20060010410 A1中所说明的那些线网权重(netweight)解决方案，所例示的改进现在包括在称为IBM PISCES的成套工具内并由IBM内部使用。业已证明这样的混合在达到大多数的集成电路设计和逻辑配置的这些目标上是行之有效的。然而，某些特定的逻辑连接性情况和物理配置对这种方法的途径还没有很好适应。这类特定连接性情况在将标准的线性和二次算法用于设计优化时形成了一组退化情况。一个恰当的例子是逻辑流水线结构。根据标准设计优化工具和算法进行逻辑流水线布置是不好的，其导致定时违反和达不到性能指标。

在我们的发明之前，设计人员使用简单的脚本来重新布置有故障的流水线逻辑。创建这些脚本带来了劳力和设计时间上的开销。更有问题的是这种途径对于复杂的流水线结构不是很有效。这些结构与经典的锁存器到锁存器流水线不同，流水线的至少某个部分在锁存器之间含有功能逻辑。在这种情况下，由于简单脚本的无效性迫使设计人员采取较多的人工指导的操作。

这些操作在劳力上带来相当大的负担，并且对设计的截止日程有相当大的影响。

发明内容

通过提供一种保持总体设计质量、同时得到对整类流水线结构签名(signature)的高质量布置的有效设计方法和过程，克服了现有技术的缺点和提供另外一些优点。这些签名包括经典的锁存器到锁存器的流水线以及各种锁存器到锁存器和混合逻辑流水线。这种过程以对设计进度和人力资源的影响比现有方法的小得多的自动化流程达到它的目的。

我们的方法可以用作执行电路优化的服务，并提供IBM内部使用的系统中以前还没有的工具。媒体可以存有执行所提供的过程的指令，并且此媒体可以存储在诸如C-D ROM之类的有形器件上。

通过本发明的技术可以实现其他一些特征和优点。本发明的其他实现方式和情况在这里予以详细说明，应是由权利要求所限定的本发明的一部分。参考本说明书和附图可以更好地理解本发明及其优点和特征。

由于以上所概述的本发明，在技术上我们获得了校正对于整类流水线简档(简单的锁存器到锁存器流水线配置和混合逻辑流水线配置)的流水线结构定时违反的解决方案。这种解决方案保持总体设计的布置和定时的质量，同时在自动化的过程中提高了流水线布置的质量。这个途径明显地节约了在解决该问题中需耗费的劳力和时间。

附图说明

在本说明书的结束处的权利要求书中具体指出和清晰给定了作为本发明的主题。从以下结合附图所作的详细说明中可以清楚地看到本发明的以上和其他一些目的、特征和优点，在这些附图中：

图1例示了在锁存器到锁存器的路径上由于所布置的源锁存器与目的锁存器之间的距离过大而引起的定时违反的例子；

图2例示了为了等分流水线的源锁存器与目的锁存器之间的时间延迟所希望的流水线结构中的锁存器的布置的例子；

图3例示了由二次和线性算法的标准应用及它们的成本函数产生的流水线锁存器的实际布置的例子；

图4例示了在集成电路设计中业已实现的多种流水线结构简档/构造/签名的例子；

图5例示了所说明的流水线过程在应用于初始布置时的效率的例子，示出了与当前自动优化方法相比流水线结构的定时故障减少的数量级。

图6例示了所说明的流水线过程在应用于定时驱动(TDP)布置时的效率的例子，近似地示出了与当前自动优化方法相比流水线结构的定时故障减少的数量级。

图7例示了对于仍有故障的流水线与原来的定时相比由于当前自动优化方法导致的所达到的定时改善的效果；

图8例示了对于特定连接性情况通过线性总网长度算法呈现的退化类别暴露的例子；