[发明专利]一种降低存储器功耗的方法及系统

说明书

技术领域

本发明涉及数据存储控制技术，尤其涉及一种降低存储器功耗的方法及系统。

背景技术

任何一个通信系统中通常都会存在大量的数据处理单元，而每一个数据处理单元往往都需要与之对应的数据存储单元来进行数据的保存。静态存储器(SRAM)是通信系统设计中不可或缺的数据存储单元，它的功耗也是整个系统功耗中最大的，甚至超过60％。如今随着系统设计规模和数据处理量的不断增大，静态存储器的需求在不断增加，与此同时静态存储器所带来的功耗也在不断增加。因此，对于当今低功耗小面积的系统设计趋势来说，如何降低存储器的功耗已经成为一个炙手可热的课题。

图1所示为现有技术中对SRAM进行控制的示意图。图1中，将存储器使能信号与主时钟相或得到门控时钟，门控时钟通过采样使能信号对SRAM进行控制，如启动或关闭SRAM。对于SRAM而言，当低电平有效的使能信号拉高、门控时钟关闭、数据信号线保持不变这三个条件同时满足时，SRAM在不工作时的功耗才能达到最低。通常为了降低存储器的功耗，会在不使用SRAM时将SRAM使能信号拉高，同时用使能信号对相应的时钟进行门控，关闭门控时钟，从而使SRAM在不工作时保持关闭状态，以降低功耗。

图2示出了与图1相对应的主时钟、使能信号及门控时钟的时序图。图2中，使能信号通过在主时钟的上升沿跳变为高电平来关闭SRAM和门控时钟，同时门控时钟也被拉为高电平。众所周知，在实际电路中，为了保证时钟能够安全采样到数据信号的变化，要求数据信号的变化必须具有一定的建立时间(setup time)和保持时间(ho1d time)，具体参见图3所示。但是在图2中，由于门控时钟是在使能信号跳变为高电平的同时被拉高的，使能信号的变化并不能满足门控时钟对其建立时间和保持时间的要求，因此，门控时钟在并未采样到使能信号变为高电平这一变化时就被关闭了，从而导致实际上SRAM并没有真正被关闭。这样容易产生很大的漏电流，造成系统功耗的浪费，这对于当今低功耗小面积的系统设计趋势来说非常不利。

另外，参见图4所示的存储器系统结构示意图，除了SRAM，存储器系统一般还包括测试控制单元。SRAM和测试控制单元受同一个时钟信号控制，在功能模式下，该时钟为功能时钟；在测试模式下，该时钟为测试时钟。测试控制单元在测试时钟的作用下对SRAM进行测试。由于整个存储器系统所使用的时钟在任何时候都是有效的，因此，在功能模式下，测试控制单元同样需要在功能时钟的作用下翻转，并产生一定的功耗。但是，由于在功能模式下测试控制单元实际上完全可以不用翻转，因此，这种系统时钟控制方案容易造成功耗的浪费，这对于当今低功耗小面积的系统设计趋势同样非常不利。

发明内容

有鉴于此，本发明的主要目的在于提供一种降低存储器功耗的方法及系统，以降低存储器的功耗。

为达到上述目的，本发明提供的降低存储器功耗的方法如下：

延长静态存储器SRAM门控时钟的采样时间，通过使用延长后的门控时钟对存储器使能信号进行采样来控制SRAM，其中，所述延长SRAM门控时钟的采样时间包括：通过延时单元将存储器使能信号至少延迟一个时钟周期得到使能延迟信号，并通过与门将使能延迟信号与原始使能信号相与得到有效使能信号，然后通过或门将有效使能信号与SRAM的主时钟相或得到门控时钟。

该方法进一步包括：在功能模式下停止向SRAM的测试控制单元输入功能时钟。

所述在功能模式下停止向SRAM的测试控制单元输入功能时钟包括：将主时钟与测试控制使能相与，并将相与结果输入测试控制单元。

该方法进一步包括：在SRAM的时钟输入处增加选择器，选择器受测试控制使能的控制，在功能模式下向SRAM输入所述门控时钟，在测试模式下向SRAM输入所述主时钟与测试控制使能的相与结果。

本发明提供的降低存储器功耗的系统包括：静态存储器SRAM、或门、第一与门以及至少一个延时单元，其中，

延时单元，用于对存储器使能信号进行延时处理，并将延时后的使能信号输出给第一与门；

第一与门，用于将延时后的使能信号与原始使能信号相与，并将相与结果输出给或门；

或门，用于将第一与门输出结果与主时钟相或，并将相或结果输入SRAM。

该系统进一步包括：测试控制单元、第二与门以及与或门相连的选择器，其中，第二与门，用于将主时钟与测试控制使能相与，并将相与结果输出给测试控制单元和选择器；