[发明专利]形成具有低电阻的钨多金属栅极的方法

说明书

技术领域

本发明涉及在半导体装置中形成栅极的方法，更具体地涉及形成具有低电阻的钨多金属(polymetal)栅极的方法。

背景技术

在CMOS装置中，n+多晶硅栅极可以同时形成于NMOS装置和PMOS装置中，藉此，由此相反的掺杂，该NMOS装置具有表面沟道而PMOS装置具有掩埋沟道。然而掩埋沟道促进了短沟道效应增大。

人们提出双栅极形成方法，通过在NMOS装置中形成n+多晶硅栅极且在PMOS装置中形成p+多晶硅栅极以解决这个问题。由于掩埋沟道引起的短沟道效应则不复存在，因为表面沟道同时形成于NMOS装置和PMOS装置内。

然而，双栅极结构也存在问题。首先是由于硼泄漏到沟道区域内而引起的阈值电压偏移现象。其次为由于例如硼的p型杂质从PMOS装置的p+多晶硅层向外扩散而引起的栅极耗尽现象，导致多晶硅层内掺杂浓度不足。

针对由于硼泄漏到沟道区域内引起的阈值电压偏移现象，提出了对栅极绝缘层表面进行氮化处理的技术，但是尚未提出有关防止由于硼向外扩散引起的栅极耗尽现象的技术。

另一方面，当MOSFET设计规则缩小到亚100nm水平时，字线内与电阻电容延迟(RC延迟)有关的问题成为严重的问题。作为解决字线RC延迟问题的一个方法，人们尝试采用低比电阻材料作为栅极材料。

具体而言，栅极材料/结构的选择从具有多晶硅(Si)层和金属硅化物层的叠层的多硅化物(polycide)栅极结构转变到具有多晶硅层和金属层的叠层的多金属栅极结构。对于这种多金属栅极结构，人们研究了将钨(W)作为多金属栅极(即，钨多金属栅极)的金属层的材料的方法。

在钨多金属栅极中，多晶硅层和钨层设为直接接触。这于是导致在退火工艺中在多晶硅层和钨层之间形成硅化钨层，这致使体积膨胀且由此产生应力。为了防止这种不期望的效果，在多晶硅层和钨层之间形成扩散阻挡被认为是必须的。

因此，氮化钨(WN)作为扩散阻挡形成于钨多金属栅极的多晶硅层上，且钨层随后沉积在该WN层上。

这种情况下，在温度高于600℃时WN层和多晶硅层之间的界面反应导致形成SiNx绝缘层，在钨多金属栅极的结构内引入不稳定性。此外，由于界面反应导致界面电阻增大，因此钨多金属栅极的电阻增大。

更具体而言，WN与Si反应，形成W和Si₃N₄。W随后与Si反应形成WSi₂。这些界面反应导致形成SiNx绝缘层，增大了钨多金属栅极的电阻。

为了防止界面反应，人们提议在氮化钨层和多晶硅层之间形成WSix层或Ti层或Ti/TiN层。

然而，通过在氮化钨层和多晶硅层之间形成WSix层，可以获得低电阻的钨多金属栅极，但是由于PMOS栅极内多晶硅和氮化钨之间高的界面接触电阻而出现其他问题，其导致环形振荡延迟现象。

对于在氮化钨层和多晶硅层之间形成Ti层或Ti/TiN层的情形，与PMOS或NMOS栅极中多晶硅和氮化钨之间高的界面接触电阻相关的问题可能不会发生；然而，由于沉积在Ti层或Ti/TiN层上的氮化钨层的晶化引起沉积在氮化钨层上的钨层的晶粒尺寸减小(如图1所示)，因此钨多金属栅极无法获得低电阻。

发明内容

本发明的实施例涉及形成具有低电阻的钨多金属栅极的方法。

根据本发明的实施例，形成钨多金属栅极的方法包括步骤：依次在半导体衬底上形成栅极绝缘层和多晶硅层；在多晶硅层上沉积阻挡层；通过原子层沉积(ALD)工艺在阻挡层上沉积钨成核层；通过化学气相沉积(CVD)工艺在钨成核层上沉积钨层；在钨层上沉积硬掩模层；以及蚀刻该硬掩模层、钨层、钨成核层、阻挡层、多晶硅层和栅极绝缘层。

该阻挡层包括Ti层和WN层的叠层，或者Ti层、TiN层和WN层的叠层。

Ti层、WN层和TiN层每个的厚度均为20至150。

在沉积阻挡层的步骤之后且在阻挡层上沉积钨成核层的步骤之前，该方法还包括向其上形成阻挡层的所得到的衬底供给B₂H₆气体1至10秒，以促进成核反应。

在沉积阻挡层的步骤之后且在阻挡层上沉积钨成核层的步骤之前，该方法还包括向其上形成阻挡层的结果的衬底供给B₂H₆气体和WF₆气体，以促进成核反应。