[发明专利]采用双极可编程电阻存储元件的非易失存储器结构

说明书

技术领域

本发明一般性地涉及存储设备，具体来说涉及采用双极可编程电阻元件的非易失存储器结构。

背景技术

采用双极可编程电阻材料的存储元件为当前的非易失存储器提供了有潜力的换代产品，该非易失存储器包括但不限于闪存、单晶体管单电容器(1T1C)动态随机存取存储器(DRAM)以及静态随机存取存储器(SRAM)。采用双极可编程电阻存储元件的存储器设备通常依赖于各个设备中存储元件上施加的电压的极性反转，以便写入存储器设备的各个逻辑状态。这些非易失双极可编程电阻存储元件包括诸如“自旋切换”或者“自旋动量传递”磁性材料和/或可编程电阻过渡金属氧化物的材料，可以以低电压(例如小于约1.5伏(V))对该非易失双极可编程电阻存储元件进行编程，并且该非易失双极可编程电阻存储元件相较于DRAM或者SRAM能够实现高性能并且优于闪存。

由于可编程电阻存储元件的双极特性，在单晶体管单可编程电阻(1T1R)存储器单元配置中，每个存储器单元通常需要插入擦除操作，其包括在进行写入操作之前使用负电压。该插入擦除操作不希望地提高了存储器设备外围电路的复杂度，以便支持所采用的负电压的产生，并且因此妨碍了实现存储器设备的更高性能。尽管通过在位方向上提供双选择线能够实现无插入擦除操作的直接写入，但是这种方法会显著增加存储器单元的尺寸，以便容纳附加的选择线。因此，与存储器单元尺寸成正比的存储器单元的成本也会相应增加。因此，使存储器单元的尺寸和复杂度最小化是最为重要的。

因此，需要一种采用双极可编程电阻存储元件的非易失存储器结构，其不会受到常规的具有双极可编程存储元件的存储器设备所具有的一个或多个问题的影响。

发明内容

本发明通过在所示实施例中提供一种采用双极可编程电阻元件的非易失存储器阵列达到了上述要求，该非易失存储器阵列配置为能够进行直接写入操作，并且因此消除了对插入擦除操作的需要，并且不会提高与该存储器阵列相关的外围支持电路的复杂度。可以按照使该设备的覆盖面积最小化的方式制造利用这种存储器阵列的设备，从而实现有效的存储器阵列布置。

根据本发明的一个方面，非易失存储器阵列包括多个字线、多个位线、多个源极线(source line)和多个非易失存储器单元。该多个存储器单元的至少一个子集中的每一个存储器单元具有与多个字线之一相连的第一端子，与多个位线之一相连的第二端子以及与多个源极线之一相连的第三端子。至少一个存储器单元包括用于存储该存储器单元的逻辑状态的双极可编程存储元件，与相应的第一个位线和相应的第一个源极线之一相连的双极可编程存储元件的第一端子，以及包括第一和第二源极/漏极和栅极的金属氧化物半导体器件。所述第一源极/漏极与双极可编程存储元件的第二端子相连，第二源极/漏极适于与相应的第二个位线相连，所述栅极适于与相应的一个字线相连。对于该多个存储器单元的至少一个子集而言，沿着给定字线的每对相邻存储器单元共用相同的位线或者相同的源极线。

通过以下结合附图对于说明性的实施例的详细描述，将理解本发明的这些和其他特征和优点。

附图说明

图1A为表示根据本发明一个实施例形成的包括双极可编程电阻存储元件的示例性非易失存储器单元的示意图；

图1B为表示根据本发明的图1A所示存储器单元的示例性半导体布置的横截面图；

图2为表示过渡金属氧化物存储元件的示例性双极可编程电阻特性的图形表示；

图3A为表示根据本发明另一实施例的包括多个图1A所示的存储器单元的示例性共用字线存储器阵列的示意图；

图3B为表示根据本发明的图3A所示存储器阵列的示例性半导体布置的顶视平面图；

图4为表示根据本发明的图3A所示存储器阵列的示意图，其伴有施加到字线、位线和源极线的示例性偏置电压，以读取选定的一个存储器单元；

图5为表示根据本发明的图3A所示存储器阵列的示意图，其伴有施加到字线、位线和源极线的示例性偏置电压，以对选定的一个存储器单元进行写入。

具体实施方式