[发明专利]使用非易失性闪存的存储装置及其控制方法

说明书

技术领域

本发明的一个实施例涉及使用非易失性闪存的存储装置及其控制方法，该存储装置被配置为能够实现最快响应速度，其中，接收自主机装置(host device)的数据写入指令(写入指令)已被执行的通知以该速度被给予主机装置。

背景技术

近些年来，其上可装有存储卡和硬盘(HD)驱动器的存储装置得到了发展(参照日本专利申请公开No.2004-055102)，其中，存储卡为半导体存储介质，硬盘驱动器使用作为磁存储介质的硬盘。例如，取自外部的存储卡数据可被备份到作为磁存储介质的硬盘(HD)上。另外，硬盘(HD)的数据可被传送到存储卡并可被由此取出。

作为移动存储装置，使用闪存的存储装置得到了开发(参照日本专利公开No.3407317)。当闪存擦除操作的次数变大时(例如100,000次)，闪存上发生大量错误，因此，人们做出了解决上述问题的努力。例如，提供了抑制特定区域的擦除操作次数变大的数据管理方法。

如上所述，存在使用多种不同类型记录介质的装置。然而，当包括写入指令的数据从主机装置被提供时，判定数据能被写入哪一记录介质是重要的。选择作为写入目的地的记录介质的方法对总体数据处理速度有很大的影响。

发明内容

本发明的实施例的目标在于提供一种存储装置及其控制方法，该存储装置使用非易失性闪存，其能够选择写入介质，以便在包括写入指令的数据从主机装置被接收到后实现速度最快的操作。

根据本发明的一个实施形态，提供了一种存储装置，该存储装置包括：主机接口(host interface)；高速缓存接口，其作为到高速缓存的接口；硬盘接口，其作为到硬盘的接口；闪存接口，其作为到闪存的接口；指令分析部分，其分析从主机接口输入的指令的内容；状态判定部分，如果在指令分析部分中分析的指令为写入指令，其基于写入数据大小与高速缓存的空闲空间之间的关系判定数据能被较快地写入高速缓存与闪存中的哪一个；介质选择部分，其根据状态判定部分的判定结果判定数据写入的目的地。

实施例的其他目标和优点将在后面的介绍中给出，并在一定程度上可由介绍明了或可通过本发明的实践理解。借助下文特别指出的手段及组合，可以实现和获得本发明的目标和优点。

附图说明

附图被包含在说明书中并构成说明书的一部分，其示出了本发明的实施例，并与上面给出的概述以及下面给出的对实施例的详细介绍一起用于阐释本发明的原理。

图1为一框图，其示出了根据本发明的一实施例的总体构造；

图2示出了图1中所示闪存的特征；

图3示出了图1中所示闪存接口与控制器311的功能；

图4为一流程图，其示出了图1所示装置的一个运行实例。

具体实施方式

下面将参照附图介绍本发明的不同实施例。

本发明的一个实施例包括：主机接口；高速缓存接口，其作为到高速缓存的接口；硬盘接口，其作为到硬盘的接口；闪存接口，其作为到闪存的接口；指令分析部分，其对从主机接口输入的指令的内容进行分析；状态判定部分，如果在指令分析部分中分析的指令是写入指令，其基于写入数据大小与高速缓存的空闲空间之间的关系判定数据能被较快地写入高速缓存与闪存中的哪一个；介质选择部分，其根据状态判定部分的判定结果判定数据写入的目的地。

通过这种方式，当包括写入指令的数据自主机装置被供给时，判定数据能被较快地写入高速缓存与闪存中的哪一个，由此实现较高速度的数据写入。

<整体构造和功能>

首先，参照图1阐释一实施例的总体块的实例。参考标号100表示主机装置，其例如为个人计算机中的控制部分。参考标号200表示使用非易失性高速缓存的存储装置。存储装置200包括：例如作为缓冲器(buffer)的SDRAM(也被称作高速缓存)201；单片大规模集成电路(LSI)202，其上装有将在后文介绍的控制器等等；闪存203；硬盘(HD)204，其由硬盘驱动器(未示出)进行驱动。

LSI 202包括控制器311、主机接口312、SDRAM接口(也称为高速缓存接口)313、盘接口314和闪存接口315。SDRAM 201可被包含在LSI202中。另外，不仅SDRAM 201、还有闪存203与SDRAM 201或仅闪存203可被包含在LSI 202中。

主机装置100可经由主机接口312向控制器311供给指令。另外，主机装置100可经由主机接口312从控制器311接收数据，以及向控制器311侧传送数据。