[发明专利]延迟装置及其方法

权利要求书

1.一种用于将输入信号延迟预定延迟量的延迟装置，包括：

多个串行连接的延迟元件，用于根据子控制信号依次将输入信号延迟预定延迟量，其中每个延迟元件分别具有延迟时段；

耦接到所述延迟元件上的子解码单元，用于根据第一控制信号和选择信号生成子控制信号；以及耦接到子解码单元上的解码单元，用于根据计数值生成第一控制信号和选择信号；

其中，每次只有一个延迟元件被输出，

其中所述的延迟装置还包括多个分别连接到相应延迟元件的输出上的通过门，通过子控制信号的相应位来控制每个通过门；其中，当相应通过门被接通时，该延迟元件被输出。

2.根据权利要求1所述的延迟装置，其中，每次只使能子控制信号的一个位。

3.根据权利要求1所述的延迟装置，其中，根据第一控制信号和选择信号的逻辑运算来生成所述的子控制信号。

4.根据权利要求1所述的延迟装置，其中，使用一个延迟元件根据解码单元依据计数值而生成的第二控制信号来微调输入信号。

5.根据权利要求1所述的延迟装置，其中，所述的子控制信号具有多个位，每位与一个延迟元件对应。

6.根据权利要求1所述的延迟装置，其中，当使能子控制信号的相应位时，该通过门被接通。

7.根据权利要求1所述的延迟装置，还包括：连接到所述通过门上的辅助模块，以确定延迟元件的输出。

8.根据权利要求1所述的延迟装置，还包括多个分别连接到延迟元件的输出上的多个假负载元件，以平衡延迟装置的负载。

9.根据权利要求1所述的延迟装置，其中，将所述的延迟装置应用于延迟锁相环中，所述计数值是输入信号和参考信号之间的相位差。

10.一种用于将输入信号延迟为具有预定延迟量的输出信号的延迟装置，该延迟装置包括：

解码电路，用于根据计数值生成多个子控制信号；以及 

多个串行连接的延迟单元，用于依次将输入信号延迟为输出信号，其中所述的延迟单元分别根据一个子控制信号将输入信号延迟预定延迟量；

其中，每次只有一个子控制信号是有效的，并且每次只使能有效子控制信号的一个位，

其中每个延迟单元包括多个串行连接的延迟元件，每个延迟元件具有延迟时段，并且被相应子控制信号的一个位控制。

11.根据权利要求10所述的延迟装置，其中，使用一个延迟元件根据解码电路依据计数值生成的第二控制信号来微调输入信号。

12.根据权利要求10所述的延迟装置，其中，当使能子控制信号的位时，相应延迟元件的输出被输出，作为延迟信号的输出。

13.根据权利要求10所述的延迟装置，其中，所述每个延迟单元还包括多个分别连接到相应延迟元件的输出上的通过门，通过子控制信号的相应位控制每个通过门；其中当相应通过门被接通时，该延迟元件进行。

14.根据权利要求13所述的延迟装置，其中，当使能子控制信号的相应位时，该通过门被接通。

15.根据权利要求13所述的延迟装置，每个延迟单元还包括：连接到通过门上的辅助模块，以确定延迟单元的输出；以及多个分别连接到延迟元件的输出上的多个假负载元件，以平衡延迟装置的负载。

16.根据权利要求10所述的延迟装置，还包括多路器，用于根据由解码电路生成的选择信号来选择延迟单元的一个输出。

17.根据权利要求10所述的延迟装置，其中，将所述的延迟装置应用于延迟锁相环中，所述计数值是输入信号和参考信号之间的相位差。

18.一种用于将输入信号延迟为具有预定延迟量的输出信号的方法，该方法包括：

依次通过多个串行连接的延迟单元延迟输入信号；

根据第一控制信号和选择信号生成多个子控制信号，将所述的子控制信号分别施加到相应的延迟单元上，其中分别由相应的子控制信号来确定每个延迟单元的输出；以及

根据选择信号从延迟单元的每个输出确定输出信号；

其中，每次只有一个子控制信号是有效的，并且每次只使能有效子控制信号的一个位。