[发明专利]动态侦测静电保护电路

说明书

技术领域

本发明涉及一种静电保护电路结构，特别是涉及一种动态侦测静电保护电路。

背景技术

静电泄放电路中，在静电泄放金属-氧化物-半导体场效应管(MOSFET)的栅极耦合适当的偏置电压，有利于降低MOSFET管的静电泄放开启电压；而且在多叉指型MOSFET结构中，栅极偏置电压还有利于各叉指导通的均匀性，从而提高其静电保护性能。图1、2所示电路是目前广泛使用的，由电阻、电容组成的动态侦测静电泄放电路。

在图1所示的电路中，当静电泄放时，静电可以通过电阻R、电容C组成的RC动态侦测电路耦合一定的偏置电压到静电泄放器件ESD NMOS的栅极，降低静电泄放器件ESDNMOS的静电泄放开启电压，而且改善其导通均匀性，从而提高ESDNMOS的静电保护性能。然而，为了达到一定的静电保护能力，如人体模式2千伏特，大约需要能承受1.5安培的静电泄放电流，因此需要比较大尺寸的静电泄放器件ESDNMOS。大尺寸的静电泄放器件ESDNMOS的栅极电容往往可能影响由电阻R、电容C组成的侦测电路中电容值大小的选取。

图2所示的电路是在图1的电路中插入了一级由PMOS和NMOS管构成的反相器，从而将电阻R、电容C组成的动态侦测电路与静电泄放器件ESDNMOS隔离开来。反相器中的PMOS和NMOS的尺寸大小比静电泄放器件ESDNMOS管小很多，因此反相器中PMOS和NMOS的栅电容对电阻R和电容C组成的动态侦测电路中电容值大小选取的影响会小很多。但是，引入的PMOS管和NMOS管的栅极电容还是会影响电阻和电容组成的动态侦测电路中电容值的选取，影响动态侦测静电泄放电路结构的静电泄放性能。

发明内容

本发明要解决的技术问题是提供一种动态侦测静电保护电路，能够进一步减小寄生栅极电容对动态侦测电路中电容值的选取的影响，改善动态侦测静电泄放电路结构的静电泄放性能。

为解决上述技术问题，本发明的动态侦测静电保护电路包括并接在静电端和接地端之间的动态侦测电路、中间隔离电路、静电泄放电路；中间隔离电路用于隔离动态侦测电路和静电泄放电路，并进行分压和驱动；中间隔离电路的输入端与动态侦测电路电连接，其输出端与静电泄放电路的输入端电连接；所述动态侦测电路由电阻和电容串接组成；

所述静电泄放电路由NMOS管构成，所述中间隔离电路由一PMOS管与一电阻串接组成；或者，

所述静电泄放电路由PMOS管构成，所述中间隔离电路由一NMOS管与一电阻串接组成。

由于采用上述电路结构，本发明的动态侦测静电保护电路相对于图2所示的电路，去除了一个NMOS管或PMOS管，所以能进一步减小寄生栅极电容对动态侦测电路中电容值的选取的影响，从而改善动态侦测静电泄放电路结构的静电泄放性能。

附图说明

下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是现有的由电阻电容组成的动态侦测静电保护电路图；

图2是现有的由电阻电容、反相器组成的动态侦测静电保护电路图；

图3是本发明的动态侦测静电保护电路实施例一的电路图；

图4是本发明的动态侦测静电保护电路实施例二的电路图；

图5是本发明的动态侦测静电保护电路实施例三的电路图；

图6是本发明的动态侦测静电保护电路实施例四的电路图；

图7是本发明的动态侦测静电保护电路实施例五的电路图；

图8是本发明的动态侦测静电保护电路实施例六的电路图；

图9是本发明的动态侦测静电保护电路实施例七的电路图；

图10是本发明的动态侦测静电保护电路实施例八的电路图。

具体实施方式

实施例一

如图3所示。本发明的动态侦测静电保护电路，在图2所示的静电保护电路结构的基础上，去除了NMOS管；包括动态侦测电路、中间隔离电路、静电泄放电路。进一步减小电路设计时寄生栅极电容对动态侦测电路中电容值选取的影响，从而改善动态侦测静电泄放电路结构的静电泄放性能。中间隔离电路除起到隔离动态侦测电路和静电泄放电路的作用外，还起到分压和驱动的作用。

所述动态侦测电路，静电泄放电路，中间隔离电路并接在静电端与接地端之间。所述动态侦测电路由电阻R1和电容C串接组成。所述静电泄放电路由一ESD NMOS管构成。所述中间隔离电路由一PMOS管与一电阻R2串接组成。所述PMOS管的栅极与电阻R1和电容C的节点电连接，PMOS管的漏极与ESD NMOS管的栅极电连接。