[发明专利]闪存浮栅制造方法有效
| 申请号： | 200710094146.7 | 申请日： | 2007-10-16 |
| 公开（公告）号： | CN101414555A | 公开（公告）日： | 2009-04-22 |
| 发明（设计）人： | 贾晓宇;金勤海 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/8247 |
| 代理公司： | 上海浦一知识产权代理有限公司 | 代理人： | 周 赤 |
| 地址： | 201206上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 闪存 制造 方法 | ||
1.一种闪存浮栅制造方法，其特征在于，包括：
(1)在衬底(201)表面热氧化一层栅氧化层(202)，随后在所述栅 氧化层(202)上沉积一层多晶硅(203)，然后涂上光刻胶(204)；
(2)对所述多晶硅(203)进行光刻，然后借助光刻胶(204)掩模， 以各向同性干法刻蚀在所述多晶硅(203)上形成浮栅的碗形凹槽；
(3)对所述多晶硅(203)进行掺杂；
(4)在掺杂后的多晶硅(203)上淀积一层二氧化硅(205)；
(5)利用化学机械抛光去除位于所述碗形凹槽外部的二氧化硅(205)， 形成浮栅；然后再利用自对准干法刻蚀，去掉未被所述二氧化硅(205)覆 盖的多晶硅(203)。
2.根据权利要求1所述的闪存浮栅制造方法，其特征在于，所述栅氧 化层(202)的厚度在85～范围内，所述多晶硅(203)的厚度在1200～ 范围内。
3.根据权利要求1或2所述的闪存浮栅制造方法，其特征在于，在所述 步骤(4)中所淀积的二氧化硅(205)的厚度在800～范围内。
4.根据权利要求3所述的闪存浮栅制造方法，其特征在于，在所述步 骤(4)中所淀积的二氧化硅(205)的厚度为
5.根据权利要求1、2或4所述的闪存浮栅制造方法，其特征在于，在 所述步骤(3)中对所述多晶硅(203)掺杂的是磷离子。
6.根据权利要求3所述的闪存浮栅制造方法，其特征在于，在所述步 骤(3)中对所述多晶硅(203)掺杂的是磷离子。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200710094146.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：智能局部通风系统
- 下一篇：多层式的过电流与过温度保护结构及其制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
