[发明专利]一种时钟同步的实现方法

说明书

技术领域

本发明涉及一种时钟同步的实现方法，可用于任何低成本的同步时钟应用。

背景技术

众多系统沿用传统已定义的协议从事时钟同步的需求。系统当中有两种时钟同步的需求：一种是工作时钟的同步以减少因时钟频率差所产生的信息丢失；另一种是逻辑时间(Time Stamp)的同步以确认不同地点的系统认同相同的时间点以从事有时序的工作。本发明是对Time Stamp同步的一种实现方法。

传统时钟恢复的方法如下：SLAVE(从设备)接收模块用本地的参考时钟和接收的数据进行接口时钟的恢复。时钟恢复电路可以采用模拟技术或数字技术。SLAVE用恢复出来的接口时钟做时隙分配的操作。而且所用的时钟恢复电路都需用PLL(锁相环)产生高频信号，电路成本也高。

上述方案有以下缺点：

1.要求系统中的时钟恢复电路性能较高；

2.如果速率提升，将导致时钟提升，不利于扩展性；

3.工作的环境比较复杂，很有可能导致恢复出来的时钟出现毛刺(Glitch)及时钟抖动(Jitter)等。

发明内容

本发明要解决的技术问题是提供一种时钟同步的实现方法，该方法的同步补偿非常稳定，无需使用PLL，电路成本低，且不会引入附加的时钟抖动。

为解决上述技术问题，本发明提供一种时钟同步的实现方法，包括如下步骤：(1)获取当前周期SLAVE(从设备)和MASTER(主设备)本地时钟的偏差值；(2)找到下个周期均分的补偿点；(3)在下个周期均分的补偿点中，用当前周期的偏差值作为下个周期的补偿量对SLAVE时钟的时间戳做相应的补偿。

步骤(1)中，所述获取当前周期SLAVE和MASTER本地时钟的偏差值采用如下方法：SLAVE在当前周期收到MASTER发出的Gate MPCPDU报文中携带的时间戳，将该时间戳和SLAVE本地时钟的时间戳做比较，就能得到MASTER和SLAVE本地时钟的偏差值。

步骤(2)中，所述找到下个周期均分的补偿点采用除法单元找到补偿点，或者采用差值delta[n∶0]高低比特互换找到近似补偿点的方法。

步骤(3)中，所述做相应的补偿采取jump动作或者repeat动作。

和现有技术相比，本发明具有以下有益效果：

1.同步补偿非常稳定；

2.设计思路简单；

3.只需要精度不是很高的晶振，也无需片内的PLL去产生高频率的时钟，电路成本低；

4.无需使用PLL，由接收到的信号中提取时钟便可维持高的逻辑时钟(Time Stamp)的精准度；

5.这种实时(每个周期)补偿方法不会引入附加的时钟抖动在传输信号当中；

6.所占用的逻辑资源非常少。

附图说明

图1是本发明中MASTER时钟和SLAVE时钟产生时钟偏差的原理示意图；

图2是在SLAVE时钟慢于MASTER时钟的情况下，采用本发明方法补偿时钟偏差的示意图；

图3是在SLAVE时钟快于MASTER时钟的情况下，采用本发明方法补偿时钟偏差的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

头端的MASTER(主设备)和用户端的SLAVE(从设备)位于不同的地点。因此他们需要不同的晶振产生各自的时钟。

SLAVE通过接受MASTER周期性(比如10ms)发出的Gate MPCPDU报文(以下简称Gate)来使得它内部的时间戳(Time Stamp)和位于MASTER内部的主时间戳(Master Time Stamp)同步。MASTER也会接受SLAVE周期性(10ms)发出Report MPCPDU报文来获取SLAVE本地的时间戳信息，从而可以计算MASTER和SLAVE之间的Round Trip(往返)延迟。

MASTER和SLAVE的本地时钟源是独立的(如25MHz)晶振(Cystal)。通常普通的晶振有300～500ppm的误差，因此在SLAVE收到一个Gate控制桢到收到下一个Gate之间的间隔/周期(如10ms)内，用他们各自的晶振计算时间戳肯定会存在时钟偏差(clock variations)。

如图1所示，中间是MASTER本地的晶振产生的时间序列(MASTER本地时间)，上面是SLAVE晶振较慢的时间序列(SLAVE本地快时间)，下面是SLAVE晶振较快的时间序列(SLAVE本地慢时间)。本发明就是为了补偿各自独立晶振引起的时钟偏差。