[发明专利]采用RISC结构的单片机

权利要求书

1、一种支持MCS-51指令集的RISC结构单片机，包括：RAM模块， 是一个256字节的随机存取存储器；特殊功能寄存器模块，用于实现单片 机中特殊功能寄存器的功能；算术逻辑单元模块，用组合逻辑来实现二进 制数的算术运算和逻辑操作；算术逻辑单元的操作数选择模块，用来给算 术逻辑单元模块提供所要进行计算的数据；进位选择模块，用于给算术逻 辑单元模块提供进位信号；间接寻址模块，用于处理指令中含有间接寻址 的操作；

其特征在于，采用3级流水线的处理方式处理指令系统；流水线在执 行单周期指令的时候运行，执行双周期指令和四周期指令时停止；

所述单片机还包括：

ROM模块，用于存放应用程序，能够在一个地址信号输入后，输出4个 连续的数据；

取指令模块，与RAM、ROM、特殊功能寄存器和译码模块连接，采用 等长指令的方式读取指令；确定单片机程序计数器PC的值；从ROM模块 中读出应用程序，完成流水线操作的第1阶段取指令，将应用程序分解成 操作码与操作数传输给译码模块；从中断模块接收到中断信号后，返回中 断响应信号；

译码模块从取指令模块中取出将要执行的操作码与操作数，根据操作 码确定对其他模块的控制信号，并完成流水线操作的第2阶段执行指令和 第3阶段回写内存；译码模块中的指令执行状态信号STATE，用于控制各 条指令的执行阶段。

2、如权利要求1所述的单片机，其特征在于：所述3级流水线中，

第1阶段取指令——从ROM模块中取出一条指令，同时进行指令译码， 准备寄存器、存储器的读地址，读/写控制信号；

第2阶段执行指令——数据输入算术逻辑单元模块进行运算，同时准 备寄存器或存储器的写地址；

第3阶段回写内存——将算术逻辑单元模块输出的运算结果写入寄 存器或存储器中。

3、如权利要求1所述的单片机，其特征在于：所述ROM模块采用FPGA 内部的16个双通道的随机存取存储器RAM组成，将16个双通道的RAM 分成两组：R[0][0]～R[0][7]为1组、R[1][0]～R[1][7]为1组；每组 中各个RAM的A、B两个通道的地址信号addrA和addrB分别设定同一地 址；根据输入到ROM的地址信号确定输入给每组中RAM的地址信号addrA 和addrB的值，每组RAM都可以输出2个字节的数据。

4、如权利要求3所述的单片机，其特征在于：

当输入给ROM的地址address[0]＝0时，输出4个8位的数据，分 别是：

OFFSET＝0行，SEGMENT＝address[14：1]上的8位数据DATA0；

OFFSET＝1行，SEGMENT＝address[14：1]上的8位数据DATA1；

OFFSET＝0行，SEGMENT＝address[14：1]+1上的8位数据DATA2；

OFFSET＝1行，SEGMENT＝address[14：1]+1上的8位数据DATA3；

当输入给ROM的地址address[0]＝1时，输出4个8位的数据，分 别是：

OFFSET＝1行，SEGMENT＝address[14：1]上的8位数据DATA0；

OFFSET＝0行，SEGMENT＝address[14：1]+1上的8位数据DATA1；

OFFSET＝1行，SEGMENT＝address[14：1]+1上的8位数据DATA2；

OFFSET＝0行，SEGMENT＝address[14：1]+2上的8位数据DATA3；

将所述的4个数据：DATA0、DATA1、DATA2和DATA3进行输出；

其中，OFFSET表示ROM输出端口的行数，其范围为0～1；SEGMENT表 示ROM输出端口的列数，其范围为0～16383。