[发明专利]动态随机存取记忆体的制作方法

说明书

技术领域

本发明涉及一种内存(包括存储介质，存储器等)的制作方法，特别是涉及一种可以避免位于位线(位线即位元线，以下均称为位线)下方的阻障层材料穿过储存节点接触窗的间隙壁而导致位线与储存节点接触窗之间产生短路的动态随机存取内存的制作方法。

背景技术

随着现今电脑微处理器的功能愈来愈强，软件所进行的程序与运算也愈来愈庞大。因此，内存(即记忆体，memory，包括存储介质，存储器等，以下均称为内存)的制作技术已成为半导体产业重要的技术之一。动态随机存取内存(dynamic random access memory，DRAM，即动态随机存取内存，以下均称为动态随机存取内存)属于一种挥发性内存，其是由多个记忆单元(记忆单元即记忆胞，以下均称为记忆单元)构成。每一个记忆单元主要是由一个掩膜(掩膜即罩幕层，以下均称为掩膜)与一个电容器所构成，且每一个记忆单元藉由字线(即字元线，word line，WL)与位线(即位元线，bit line，BL)彼此电性连接。此外，上述的电容器一般也可以称为储存节点(storagenode，SN)。

由于元件高度积集化的发展，动态随机存取内存元件的尺寸必须缩小以符合需求。因此，一种电容器在位线上(capacitor over bit line，COB)的动态随机存取内存也被发展出来。一般而言，该COB动态随机存取内存的制作方法，是在基底中形成浅沟渠隔离结构定义出记忆单元的主动区之后，在主动区中形成掩膜(即罩幕层)。然后，以介电层隔离此掩膜，之后再在介电层中形成位线接触窗(bit line contact，BLC)开口。接着，在位线接触窗开口中与介电层上形成连接于掩膜的位线接触窗以及位线。随后，在位线(位元线)上形成另一介电层，接着在两层介电层中形成储存节点接触窗(storage node contact，SNC)开口，并在储存节点接触窗开口中与第二层介电层上形成储存节点接触窗以及储存节点。

然而，在形成上述的动态随机存取内存的过程中，位于位线下方的阻障层材料往往会因为工艺温度过高使得阻障层材料的晶格产生变化，因而穿过储存节点接触窗的间隙壁而与储存节点接触窗连接，从而导致了位线与储存节点接触窗之间产生短路的情形。

由此可见，上述现有的动态随机存取内存的制作方法在制作方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般制作方法又没有适切方法能解决上述问题，此显然是相关业者急欲解决的问题。因此如何创设一种新的动态随机存取内存的制作方法，实属当前重要研发课题之一，亦成为当前业界极需改进目标。

有鉴于上述现有的动态随机存取内存的制作方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的动态随机存取内存的制作方法，使其更具有实用性。经过不断的研究、设计，并经过反复试作及改进后，终于创设出确具实用价值的本发明。

发明内容

本发明的目的在于，克服现有的动态随机存取内存的制作方法存在的缺陷，而提供一种新的动态随机存取内存的制作方法，所要解决的技术问题是使其可以避免位于位线下方的阻障层材料穿过储存节点接触窗的间隙壁而导致位线与储存节点接触窗之间产生短路，从而非常适于实用。

本发明的目的及解决其技术问题是采用以下的技术方案来实现的。依据本发明提出的一种动态随机存取内存的制作方法，其包括以下步骤：提供一基底；在该基底上形成多个掩膜；在该些掩膜之间形成一第一着陆垫接触窗与一第二着陆垫接触窗；在该基底上形成一第一介电层；在该第一介电层中形成一第一开口，该第一开口暴露出该第一着陆垫接触窗；共形地在该第一介电层上形成一阻障层；在该第一开口中形成一位线接触窗，以及在该第一介电层上形成一位线，其中该位线与该位线接触窗电性连接；在该位线的侧壁上形成一衬层；在该基底上形成一第二介电层，该第二介电层的干式蚀刻速率实质上等于该衬层的干式蚀刻速率，且该第二介电层的湿式蚀刻速率大于该衬层的湿式蚀刻速率；以及在该第二介电层与该第一介电层中形成一储存节点接触窗，该储存节点接触窗与该第二着陆垫接触窗电性连接。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的动态随机存取内存的制作方法，其中所述的衬层的材料包括富含硅氧化物。

前述的动态随机存取内存的制作方法，其中所述的衬层的形成方法包括化学气相沉积法。