[发明专利]用于同步的前置码

说明书

本发明一般涉及无线通信领域，具体地说，涉及生成用于无线通信系统的前置码信号的方法、无线通信系统中接收机用的同步方法以及与此适应的发射机和接收机。

在无线通信系统中，使用包括前置码、后跟数据字段的帧结构是普遍公知的。在该数据字段包含有用数据的同时，该前置码用来获得准确的帧定时。该前置码一般由伪噪声(PN)序列构成，该序列包括数值+1或-1的二进制元素。在接收机侧借助于使到来的信号和预先存储的PN序列相关的同步或相关的方法可以达到帧定时。

在Shriram Kulkarni，Pinaki Mazumder和George I.Haddad所著的文档″扩频通信用的高速32位并行相关器″(参见″A high-speed 32-bit parallel correlator for spread spectrum communication″，IEEE，NinthInternational Conference on VLSI design，1995)中，提出了相关方法和相应的相关器。所提出的相关器特别适用于使用二进制相移键控作为数字调制的直接序列扩频系统。由接收机接收的位流以每一个时钟周期移位，并在固定的PN序列与长度同该PN序列相同的那么多到来位流的贮存位之间完成相关。对每一个时钟周期产生到来的位流和该PN序列之间的相关值。

这个已知的并行相关器具有流水线结构，设计得允许进行该相关器的并行处理。但是，由于流水线结构，该电路变得复杂。因此，最大工作频率受限于多级处理，使得所述最大频率可能无法快得足以用于高数据速率处理，尤其是高于1Gbps。

鉴于上述情况，本发明的目标是提供一种简化的相关技术。

本发明的解决方案由作为几个短的PN序列的结合的新PN序列构成，其中所述新PN序列可以包括在通信帧的前置码中。所述短PN序列中的至少一个由接收机用来完成第一粗定时同步，而同时新的PN序列，亦即其中的多个短PN序列用来完成第二细定时同步。

对于高数据速率无线通信系统，一般在1Gbps附近或更高，本发明允许进行并行处理，以便获得准确的帧定时和检测该前置码的相关峰值。该并行处理允许减小基带系统时钟，以便减少该电路的功率消耗，以避免高速半导体芯片开发和印刷电路板上布线的困难。

另外，本发明的接收机可以简化，因为它只须以低速率和低频率处理短PN序列，使得无线通信可以按较高的数据速率处理。当利用本发明的新的前置码或多层前置码时，该接收机可以具有简单的体系结构，带有并行相关器或并行匹配滤波器，以方便例如1Gbps以上的通信系统的可靠和准确的帧定时。

由于引入本发明的新的前置码或多层前置码，以下便是可能的：

-达到1Gbps以上的高速率无线通信系统的可靠定时，

-实现一种其中使并行相关器或匹配滤波器得以被启用并实现的接收机，

-减小该接收机并行电路的复杂性，

-改善该接收机的处理速度，和

-增加无线通信的数据速率。

按照本发明的第一方面，提出一种接收机，包括接收前置码信号用的接收装置，该前置码信号包括一个作为多个短PN序列的结合的长PN序列，其中所述短PN序列中的至少一个称作粗定时短PN序列，适于完成粗定时同步。提取装置用来从所述长PN序列提取所述粗定时短PN序列并进行优化。该接收机还包括利用所述粗定时的短PN序列完成粗定时同步用的第一自相关装置和利用所述长PN序列完成细定时同步用的第二自相关装置。

所述提取装置可适于从所述长PN序列提取所述短PN序列，而所述第二自相关装置可适于利用所述短PN序列完成细定时同步。

所述提取装置可以是串到并单元。

具体地说，所述长PN序列可以是M个长度为N的不同的短PN序列的结合，其中M和N是大于1的整数。

所述长PN序列可具有二进制序列S_long＝{c₁ c₂...c_M*N-1 c_M*N}，M和N是大于1的整数，而所述提取装置可适于从所述长PN序列提取M个长度为N具有以下二进制序列的短PN序列：

S_short，1＝{c₁ c_M+1...c_M*(N-1)+1}，

S_short，2＝{c₂ c_M+2...c_M*(N-1)+2}，

...，