[发明专利]可应用于睡眠模式的记忆锁存器和主从触发器

权利要求书

1.一种锁存器，包括：

数据输入端，该数据输入端用于接收数据信号；

数据输出端，该数据输出端用于输出该数据信号；    

控制端，该控制端用于接收控制信号以复位或者设定该数据输出端上的信号；

睡眠信号端，该睡眠信号端用于接收睡眠信号以决定睡眠模式；

第一逻辑电路，该第一逻辑电路的输入端连接至该控制端、该数据输入端、以及该睡眠信号端，该第一逻辑电路的输出端连接至该数据输出端；以及

第二逻辑电路，该第二逻辑电路的输入端连接至该控制端、该数据输出端、以及该睡眠信号端，该第二逻辑电路的输出端连接至该数据输入端；

其中，该第一逻辑电路或该第二逻辑电路用于在该睡眠模式时，利用该睡眠信号来不理睬该控制信号。

2.如权利要求1所述的锁存器，其中该控制端包括复位端与设定端。

3.如权利要求2所述的锁存器，其中该第一逻辑电路包括：

第一或门，该第一或门的输入端连接至该睡眠信号端与该复位端；以及

第一与非门，该第一与非门的第一输入端连接至该数据输入端，该第一与非门的第二输入端连接至该第一或门的输出端，且该第一与非门的输出端连接至该数据输出端。

4.如权利要求3所述的锁存器，其中该第二逻辑电路包括：

第二或门，该第二或门的输入端连接至该睡眠信号端与该设定端；以及

第二与非门，该第二与非门的第一输入端连接至该数据输出端，该第二与非门的第二输入端连接至该第二或门输出端，且该第二与非门的输出端连接至该数据输入端。

5.一种主从触发器，包括：

数据输入端，该数据输入端用于接收数据信号；

数据输出端，该数据输出端用于输出该数据信号；

控制端，该控制端用于接收控制信号以复位或者设定该数据输出端上的信号；

睡眠信号端，该睡眠信号端用于接收睡眠信号以决定睡眠模式；

主锁存器，该主锁存器连接至该控制端、该数据输入端、以及该睡眠信号端，用以暂存该数据信号；以及

从锁存器，该从锁存器连接至该控制端、该主锁存器的输出端、以及该睡眠信号端，该从锁存器的输出端连接至该数据输出端；

其中，该主锁存器或该从锁存器用于在该睡眠模式时，利用该睡眠信号来不理睬该控制信号。

6.如权利要求5所述的主从触发器，其中该主锁存器包括：

第一逻辑电路，该第一逻辑电路的输入端连接至该控制端、该数据输入端、与该睡眠信号端；以及

第二逻辑电路，该第二逻辑电路的输入端连接至该控制端、该第一逻辑电路的输出端、以及该睡眠信号端，该第二逻辑电路的输出端连接至该数据输入端；

其中，该第一逻辑电路或该第二逻辑电路用于在该睡眠模式时，利用该睡眠信号来不理睬该控制信号。

7.如权利要求6所述的主从触发器，其中该从锁存器包括：

第三逻辑电路，该第三逻辑电路的输入端连接至该控制端、该第一逻辑电路的输出端、以及该睡眠信号端，且该第三逻辑电路的输出端连接至该数据输出端；以及

第四逻辑电路，该第四逻辑电路的输入端连接至该控制端、该数据输出端、以及该睡眠信号端，该第四逻辑电路的输出端连接至该数据输入端；

其中，该第三逻辑电路或该第四逻辑电路用于在该睡眠模式时，利用该睡眠信号来不理睬该控制信号。

8.如权利要求5所述的主从触发器，其中该控制端包括复位端与设定端。