[发明专利]在非易失性存储器中存储多位的位符号识别方法和结构

说明书

技术领域

本发明涉及在单个非易失性存储单元中的多位存储，具体涉及一种读出(sensing)和读取单个非易失性存储单元中存储的多位信息的方法、相关结构以及这些单元的阵列。 

背景技术

众所周知，诸如MOSFET(“金属氧化物半导体场效应晶体管”)之类的具有浮置栅极(floating gate)的非易失性存储器件可以在浮置栅极上存储不定量的电荷。浮置栅极上存储的电荷量以公知的方式改变该器件的阈电压(即，下面的MOS晶体管导通时的栅极电压)。浮置栅极上不同的电荷量对应于下面MOS晶体管的不同阈电压。 

半导体非易失性存储器(“NVM”)、尤其是电可擦可编程只读存储器(“EEPROM”)在计算机、电信系统、消费电器和其他电子设备中广泛使用。EEPROM是一种特殊类型的非易失性存储器，它能够甚至在系统断电时存储固件和数据。此外，EEPROM中存储的信息可以按照需要被更改、擦除和替换。闪速EEPROM是一种可以按需要整体擦除或者逐扇区擦除的特殊类型的EEPROM。 

通过以公知的方式将电荷载流子(charge carrier)从MOSFET的沟道注入MOSFET的浮置栅极中或者注入到MOSFET的栅极与沟道之间电荷俘获介电层上，将数据存储在EEPROM单元中。浮置栅极或电荷俘获介电层有时称为“电荷存储层”。例如，对于N沟道MOSFET，浮置栅极(基本上包括MOSFET沟道区域上面(但与沟道区域绝缘)的导电层)中的电子累积增加了导通下面场效应晶体管所需的阈电压V_th。浮置栅极上面且与其绝缘的是导电栅极(也称为“控制栅极”)，它被施加一电压，该电压正常情况下将使下面MOS场效应晶体管的源极和漏极之间的沟道区域转化到与源极和漏极相同的导电类型，从而“导通”(即，允许电流从源极流到漏极)。当固定的读电压被施加到MOSFET的栅极时，MOSFET将导通(即，允许电流从源极流 到漏极)或者仍然截止，这取决于V_th的值。V_th的值由浮置栅极上放置的电荷量以及MOSFET的沟道中的杂质浓度控制。 

对能够存储多位的非易失性存储单元提出了使用并行和串行读出。在传统的读取多电平存储单元的读出方案中，将由向控制栅极施加固定读电压而得到的来自NVM单元的电流或电压响应、与由相同条件下相同非易失性存储单元的不同阈电压电平生成的参考电流或电压进行比较。并行读出方法将来自各存储单元的响应电流或电压与参考电流或电压同时进行比较，并且由最接近的匹配中确定读取的非易失性存储单元的位电平。 

串行读出方法将来自非易失性存储单元的电流或电压响应与逐次逼近寄存器(“SAR”)控制的可变参考响应进行比较，该SAR被提供比较器的输出信号。SAR包括时序网络，以预定初始状态开始，经过一系列状态，每一个状态对应于串行二进制搜索的一步。 

基本上，现有技术中的并行和串行读出方法都将来自一非易失性存储单元的模拟输出电信号与来自具有不同阈电平的非易失性存储单元的模拟输出电信号进行比较。在一个系统中，将来自具有给定控制栅极电压的给定非易失性存储单元的模拟输出电信号转换成数字信号，并且将其与由具有不同阈电平的各非易失性存储单元产生的多个模拟电输出信号进行比较。读出和确定方案可以被认为是一种类型的模拟数字转换器(“ADC”)。提供最接近匹配的模拟电输出信号代表被读取的该存储单元中存储的数据，并且其相应数字被从系统中读出。 

由于在固定控制栅极电压和固定负载条件下来自具有多个阈电平的存储单元的响应(即，电流或电压)是非常不同的，因此前面的传统读取方案不能以最优的方式工作来确定非易失性存储单元中存储的特定位。例如，向具有未知阈电压的非易失性存储单元的控制栅极施加固定控制栅极电压可能导致与具有低阈电压的非易失性存储单元的线性区域对应的电响应，或者具有较高阈电压的非易失性存储单元的下面的MOS器件的饱和区域中的电响应。从线性区域到饱和区域的操作，相邻非易失性存储单元阈电压电平之间的电响应相位在非易失性存储单元的可能响应的全部范围上将不均匀。