[发明专利]金属氧化物半导体晶体管的金属硅化工艺及晶体管结构

说明书

技术领域

本发明涉及一种半导体工艺及半导体元件的结构，且特别涉及一种金属氧化物半导体晶体管(MOS transistor)的金属硅化工艺(silicidation process)，以及以此工艺所形成的晶体管结构。

背景技术

在近年来的金属氧化物半导体晶体管(MOS transistor)工艺中，为降低源/漏极和硅材质栅极的电阻，一般会进行所谓的自对准金属硅化物(salicide)工艺。传统的自对准金属硅化物工艺是先在晶体管上覆盖一层耐热金属(refractory metal)，然后加热使源/漏极区和栅极表面的硅材与金属反应形成金属硅化物，再去除未反应的金属。

不过，随着半导体元件的尺寸日渐缩小，栅极的电阻必须进一步降低，其方法的一即是使整个硅栅极都反应形成金属硅化物。然而，由于源/漏极区的深度小于硅栅极的厚度，所以在传统的自对准金属硅化物工艺中，如欲使整个硅栅极都反应形成金属硅化物，则源/漏极区内的硅会全部耗尽，而造成短路的问题。

为解决此问题，先前技术提出数种全金属硅化物(Full Silicidation，FUSI)工艺。其中一种是形成较薄的硅栅极，其上有厚顶盖层以作为源/漏极区的离子注入掩模。在源/漏极区形成后，去除顶盖层，再进行自对准金属硅化物工艺，以在源/漏极区上形成金属硅化物，并同时形成全金属硅化物栅极(fullysilicided gate)。然而，当前述金属为镍时，此种方法有工艺不易控制的问题。

另一种方法是形成正常厚度的硅栅极，其上有顶盖层且侧壁有间隙壁，再于源/漏极区上形成自对准金属硅化物。接着于基底上沉积介电层，再进行化学机械抛光(CMP)除去部分的介电层，以暴露出顶盖层。接着除去顶盖层，再进行另一次自对准金属硅化物工艺，以使硅栅极反应形成全金属硅化物栅极，其中源/漏极区上的自对准金属硅化物因被介电层隔离，故不会受到影响。然而，化学机械抛光工艺的步骤颇为繁杂，也比较难以控制。

发明内容

本发明的目的就是在提供一种金属氧化物半导体晶体管的金属硅化工艺，其步骤既简单又容易控制。

本发明的另一目的是提供一种晶体管的结构，其是由上述本发明的金属氧化物半导体晶体管的金属硅化工艺而得到。

在本发明的金属氧化物半导体晶体管的金属硅化工艺中，金属氧化物半导体晶体管包括硅基底，硅基底上的栅介电层，栅介电层上的硅栅极，硅栅极上的顶盖层，硅栅极与顶盖层侧壁之间隙壁，以及硅栅极旁基底中的源/漏极区。此工艺包括在源/漏极区上形成金属硅化物层，去除顶盖层，以及使硅栅极反应形成全金属硅化物栅极，其特征在于：在形成金属硅化物层后、去除顶盖层前，利用反应性气体的等离子体使金属硅化物层的表层反应形成保护层。

前述反应性气体例如是包括含氮气体、含氧气体或含氮与氧的气体。其中，含氮气体可为氮气或氨气，含氧气体可为氧气或臭氧，含氮与氧的气体可为N₂O或NO。

前述顶盖层的材质例如是氮化硅、氧化硅或氮氧化硅。当顶盖层的材质为氧化硅时，前述反应性气体可包括含氮气体或含氮与氧的气体，且此顶盖层可以稀释氢氟酸去除。当顶盖层的材质为氮化硅或氮氧化硅时，前述反应性气体可包括含氧气体。

本发明的晶体管结构则包括硅基底、硅基底上的栅介电层、栅介电层上的全金属硅化物栅极、栅极侧壁之间隙壁、栅极旁基底中的源/漏极区，以及源/漏极区上的金属硅化物层。此晶体管结构的特征在于金属硅化物层为保护层所覆盖，其是由金属硅化物层的材质反应形成的。

保护层的材质例如是氮化硅、氧化硅、氮氧化硅，或是硅与一种或两种金属的合金的氮化物、氧化物或氮氧化物。

另外，前述间隙壁的材质例如是氮化硅、氧化硅或氮氧化硅。当间隙壁的材质为氮化硅或氮氧化硅时，前述保护层的材质可为氮化硅、氮氧化硅，或是硅与一种或两种金属的合金的氮化物或氮氧化物。当间隙壁的材质为氧化硅时，保护层的材质可为氧化硅，或是硅与一种或两种金属的合金的氧化物。

又，前述金属硅化物层的材质可为镍、钴、钛、铜、钼、钽、钨、铒(Er)、锆、铂、镱(Yb)、钆(Gd)或镝(Dy)的硅化物，或是上述任两种金属元素的合金的硅化物，其中尤以硅化镍铂为佳。全金属硅化物栅极的材质例如是镍、钴、钛、铜、钼、钽、钨、铒、锆、铂、镱、钆或镝的硅化物，其可为富含硅的金属硅化物、化学计量比的金属硅化物，或是富含金属的金属硅化物。

由于本发明是以等离子体在源/漏极的金属硅物层上形成保护层，而不像先前方法般先沉积介电层再加以化学机械抛光而形成保护层，故本发明的工艺既简单，又容易控制。