[发明专利]具有射频组件的半导体集成电路的布局方法

说明书

技术领域

本发明涉及一种集成电路布局的方法，特别是涉及一种具有射频组件的集成电路布局的方法。

背景技术

集成电路布局对于集成电路的制作而言是非常重要的一环。在集成电路的缩小化要求下，如何在有限的面积中，配置最多的组件数并且符合规格要求便是很重要的一环。但是，目前的布局设计绝大部分都专注于面积最佳化等等，比较没有考虑到当集成电路中具有例如电容、电感、变容器(varactor)等等射频组件时的布局设计。

以电容器为例，要以前置仿真或后置仿真的方式来设计，所花费的时间太长。若设计出的规格不符需求，便需要重新设计或改变布局安排，这从效能与智能布局设计的观点来看，都是很不理想的。

因此，如何研发出可以针对具有射频组件的集成电路布局，提出有效能且省时，并且可以符合设计者需求的布局方法，是非常迫切需要的。

此外，以变压器来看，变压器的设计是基于电磁模拟。但是，一般要以电磁模拟获得好的结果需要很长的时间，所以在短时间内，并不容易得到一个确实的解决方案。这对于半导体电路的布局设计而言也是非常不理想。

因此，如何发展出一最佳化的变压器设计方法，以广泛的变压器数据库来迅速地找出解决方案，是非常迫切的。

发明内容

有鉴于上述问题，本发明即是要提出一种可以针对集成电路中具有射频组件做出有效率且省时的布局方法。

本发明提出一种具有射频组件的集成电路布局方法，包括以下步骤。输入至少一射频组件的型态数据与输入对应该射频组件的至少一射频参数。依据射频参数与型态数据，产生频率响应结果。当频率响应结果符合所需规格时，依据频率响应结果进行集成电路的布局。当频率响应结果不符合所需规格时，重新输入另一射频参数。

依据本发明一实施例，所述射频参数可以包括组件值、操作频率、品质因子以及其组合。所述射频组件可以包括电容组件、电感组件、变容组件、电阻组件、变压器、晶体管以及其组合。此外，所述型态数据可以包括射频组件在集成电路中的几何参数。频率响应结果可以至少包括组件值对操作频率的响应图以及品质因子对操作频率的响应图。

依据本发明一实施例，当所述射频组件为电容组件时，且电容组件的型态数据可以至少包括金属层的堆栈型态、堆栈型态的堆栈数、金属层的指数(finger number)、指数的数目与指数的长度与宽度等等。依据本发明一实施例，当射频组件为电感组件，型态数据可以至少包括电感组件的几何形状、几何尺寸、对称关系与堆栈型态等等。

此外，依据本发明一实施例，当射频组件为电阻组件，型态数据可以至少包括电阻组件的掺杂区型态与扩散区型态等等。依据本发明一实施例，当射频组件为变容组件，型态数据可以至少包括核心区掺杂型态与输出入区掺杂型态。

此外，依据本发明一实施例，当射频组件为变压器组件时，变压器组件的射频参数可以至少包括初级电感值、次级电感值、Q因子、操作频率等。

藉由上述的实施方式，可以降低设计者设计布局图的设计时间。藉由输入射频组件的操作频率、Q因子、面积等等规格参数，可以获得较佳的组件尺寸与布局设计。

为使本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并结合附图详细说明如下。

附图说明

图1是依据本发明实施例所绘示的布局方法的流程示意图。

图2是以电容组件做为本发明实施例所绘示的布局方法的流程示意图。

图3A与3B是图2是流程示意图的一个实际例子，其中图3A为电容器的上视图，图3B为该电容器的频率响应图。

图4是以电感组件做为本发明实施例所绘示的布局方法的流程示意图。

图5A与5B是图4是流程示意图的一个实际例子，其中图5A为螺旋状电感组件的上视图，图5B为该螺旋状电感组件的频率响应图。

图6是以电阻组件做为本发明实施例所绘示的布局方法的流程示意图。

图7是以变容器做为本发明实施例所绘示的布局方法的流程示意图。

图8是以变压器组件做为实施例所绘示的布局方法的流程示意图。

图9是图8的流程示意图的一个实际例子，其显示变压器组件的上视图。

附图符号说明

S100-S104、S110-S116、S120-S126、S130-S136、S140-S146、S150～S156：各实施例的执行步骤

具体实施方式