[发明专利]集成无源器件衬底

说明书

技术领域

本发明涉及集成无源器件(IPD)而更准确地说涉及在硅衬底上形成的IPD。

背景技术

(本片段内包含的部分技术资料也可能不是现有技术)

现代技术水平的射频(RF)电路使用大量无源器件。在手提无线电产品中使用多个这种电路。因此，无源器件和无源器件电路的微型化是RF器件技术方面的一个重要目标。

按有源硅器件的规模来说，由于至少二个原因没有出现无源器件的集成化和微型化。一个原因，到目前为止的一些典型无源器件采用不同的材料工艺。但是，更主要的是多个无源器件的尺寸是器件频率的函数，因此本来就是比较大的。然而，还没有减轻生产更致密而面积占用率更高的IPD的压力。

已获得了重大进展。在多个情况下，这些进展涉及表面安装技术(SMT)。经常应用表面安装技术来生产装有大量无源元件的小衬底。

在生产集成无源器件联合网中较新的进展用到把电阻器、电容器和电感器制造成在适合的衬底上集成的薄膜器件的薄膜技术。例如见在此引入作为参考的美国专利No.6,388,290。在多个先进的工艺制造中广泛使用这种方法。

随着不断增强的微型化以及IPD尺寸和特征不断缩减，IPD衬底和安装在衬底上的无源器件之间相互电作用是逐渐为人们所关心的。2002年10月21日提交的美国专利申请系列号10/277,283提出这些论点，并且描述和权利要求高电阻率IPD衬底，高电阻率IPD衬底提供与所希望电学性质相结合的加工有利条件。这种衬底也能够做得薄， 以减小IPD外形。在前面提及的申请中所描述的衬底是在硅表面上有氧化层的本征硅。当氧化层做得如上述申请所描述的优选实施例中一样薄时，在高电阻率衬底和氧化层之间界面内发生电荷累积。高电阻率衬底和氧化层的组合件相当于一种所谓的双介质、用于创造性地应用电荷存储效应的一种众所周知的结构。电荷累积在界面上，而由所累积的电荷产生的电场既影响衬底特性又影响在衬底上面电器件的特性。

如果所累积的电荷很多，则硅衬底看起来好像形成MOS结构的半导体。在安装IPD器件表面例如是一种电容器时，MOS结构起附加串联电容器作用，而降低电容器性能。并且，如果所累积的电荷使衬底变成半导体，则因为减少整个衬底的电阻率而损害在表面上所有IPD元件的性能。

在IPD器件内对无源元件的这些有害影响中的显著部分是由于刚才所述的大量累积电荷是可移动所造成的。由于累积电荷迁移的结果，来自累积电荷的有害电场影响随所施加的电压而变化。因此，虽然在硅/氧化硅界面内产生电荷的状态是难以回避的，但是通过使电荷固定在硅中的电荷陷阱内可以减少累积电荷的有害电场影响。

Janseman等人描述形成电荷陷阱而使可移动电荷固定在界面处的一种方法，Janseman等人“用于高电阻率硅衬底的累积电荷影响消除法”(参考文献)在硅衬底的表面层中造成离子注入损伤。众所周知离子注入损伤由于造成的晶体损伤和产生的电荷陷阱晶格点而减小硅中的电荷迁移率。

改进在硅/氧化硅界面上的表面特性的一些其他方法将向IPD技术提供新的广度。

发明内容

我们研制了一种改进型IPD衬底，改进型IPD衬底提出关于可移动电荷载流子在IPD衬底表面或表面附近处累积的一些问题。这种改进型衬底含有附加在本征硅衬底和表面氧化物之间的一层多晶硅。正如大家在技术上所知的那样，一般硅衬底是至少轻微掺杂的。就市场上可以买得到的硅材料而论，标准硅晶片将具有大致5-30欧姆厘米的电阻率。查阅与本发明有关的本征硅材料，意图是预定硅具有高于500欧姆厘米的电阻率而优选的是高于1000欧姆厘米电阻率。也设想过4000欧姆厘米或更高的电阻率。表面氧化物优选的是二氧化硅，但是可以使用一些其他氧化物，诸如氧化钽、氧化钛等等。多晶硅层由于在多晶硅层中大量晶体缺陷而含有高密度的稳定电荷载流子陷阱。如累积在Si/SiO₂界面上的电荷从可移动电荷转换到被这些陷阱固定的电荷。

附图说明

图1表示用于制备本发明IPD衬底的单晶硅起始晶片；

图2表示含有所沉积的多晶硅的硅晶片；

图3是露出超过500个用于形成薄膜IPD的IPD部位的本发明多晶硅晶片的视图；

图4是露出安装在常规衬底上的常规SMT元件的典型IPD示意剖面图；

图5是在图3衬底的其中一个部位上制造IPD的薄膜方法的示意图；

图6是表示一种IPD的一个实施例的示意电路图；

图7表示在IPD上安装有源IC芯片的情况下的IPD。

具体实施方式