[发明专利]具特性转换功能的快闪记忆装置

权利要求书

1. 一种快闪记忆装置，其特征在于：其具有一第一特性，所述的快闪记忆装置包含：

一快闪记忆单元，具有一第二特性；以及

一特性转换单元，耦接至所述的快闪记忆单元，用以执行所述的第一特性与所述的第二特性之间的转换，以使一主机依据所述的第一特性存取所述的快闪记忆单元。

2. 根据权利要求1所述的快闪记忆装置，其特征在于：所述的特性转换单元包含：

一第一快闪记忆接口，耦接至所述的主机；

一第二快闪记忆接口，耦接至所述的快闪记忆单元；以及

一控制电路，耦接在所述的第一与第二快闪记忆接口之间，用以控制所述的第一与第二快闪记忆接口的运作，以达成所述的第一特性与所述的第二特性之间的转换。

3. 根据权利要求2所述的快闪记忆装置，其特征在于：所述的第一特性为一第一脚位定义，所述的第二特性为一第二脚位定义；所述的第一快闪记忆接口包含一交换电路，用以执行所述的第一脚位定义与所述的第二脚位定义之间的转换。

4. 根据权利要求3所述的快闪记忆装置，其特征在于：所述的第一快闪记忆接口还包含一组态单元，用以提供组态信息，所述的交换电路是依据所述的组态信息执行所述的第一脚位定义与所述的第二脚位定义之间的转换。

5. 根据权利要求4所述的快闪记忆装置，其特征在于：所述的控制电路是从所述的快闪记忆单元读取所述的第二特性所对应的所述的组态信息，并写入所述的组态单元的一缓存器中。

6. 根据权利要求2所述的快闪记忆装置，其特征在于：所述的第一特性为一第一工作电压，所述的第二特性为一第二工作电压；所述的控制电路包含一电压调整器，用以执行所述的第一工作电压与所述的第二工作电压之间的转换。

7. 根据权利要求2所述的快闪记忆装置，其特征在于：所述的第一特性为一第一讯号时序，所述的第二特性为一第二讯号时序；所述的控制电路包含一时序转换电路，用以执行所述的第一讯号时序与所述的第二讯号时序之间的转换。

8. 根据权利要求2所述的快闪记忆装置，其特征在于：所述的第一特性为一第一指令集，所述的第二特性为一第二指令集；所述的第一快闪记忆接口包含一指令解译单元，用以从所述的主机接收所述的第一指令集的指令，并产生一对应的解译讯号；所述的第二快闪记忆接口包含一指令产生单元，用以依据所述的解译讯号，产生所述的第二指令集的对应指令。

9. 根据权利要求2所述的快闪记忆装置，其特征在于：所述的第一特性为不执行坏区块管理，所述的第二特性为执行坏区块管理；所述的控制电路包含：

一对应表，储存所述的快闪记忆单元的各区块的逻辑地址与实体地址间的对应关系；以及

一错误校正码单元，对所述的快闪记忆单元的各区块的储存内容进行错误校正；

其中，所述的错误校正码单元依据所述的错误校正的结果与所述的对应表执行所述的快闪记忆单元的坏区块管理，以使所述的主机不需执行坏区块管理而存取所述的快闪记忆单元。

10. 根据权利要求2所述的快闪记忆装置，其特征在于：所述的第一特性为以一第一模式执行坏区块管理，所述的第二特性为以一第二模式执行坏区块管理；所述的控制电路包含：

一对应表，储存所述的快闪记忆单元的各区块的逻辑地址与实体地址间的对应关系；以及

一错误校正码单元，对所述的快闪记忆单元的各区块的储存内容进行错误校正；

其中，所述的错误校正码单元依据所述的错误校正的结果与所述的对应表，以所述的第二模式执行所述的快闪记忆单元的坏区块管理，以使所述的主机可以所述的第一模式执行坏区块管理而存取所述的快闪记忆单元。