[发明专利]非易失性存储器、其制造方法及该存储器的写入读出方法

说明书

技术领域

本发明涉及一种非易失性的半导体存储器，其也称为一次可编程 (OTP)ROM，具有只能发生一次状态变化的非可逆性的状态变化部， 即使除去电源，存储器的内容也不消失。

背景技术

在半导体存储器中，非易失性存储器分为掩模(mask)ROM和现场 可编程存储器(field programmable memory)这两种。掩模ROM是在工 厂制造时只能写入一次的半永久地不能删除的存储器。另一方面，现场 编程器分为“只能写入一次”的非易失性存储器和能够“写入/删除/再写 入”的非易失性存储器。只能写入一次的存储器称为PROM(可编程ROM) 或OTPROM(一次可编程ROM)。并且，能够“写入/删除/再写入”的 存储器称为UVEPROM(紫外线删除型可编程ROM)、EEPROM(电删 除型可编程ROM)、或快速EEPROM(高速灵活EEPROM)。

掩模ROM虽然便宜，但因为在制造步骤中写入程序数据，所以从 用户定购至收到产品需要长的时间，应对程序缺陷的时间延长。另一方 面，现场可编程存储器比掩模ROM灵活性高，也能够尽快应对程序缺陷， 所以可以短时间内向用户发货。因为具有该优点，对现场可编程存储器 的需求增加。

在图7中，示出了与现场可编程存储器中的OPTROM(一次可编程 ROM)相关的非易失性存储器的现有例子。在硅衬底40上，形成有晶体 管41。将晶体管41互相连接、形成周边电路的第3布线433，与向各个 晶体管进行电气的输入输出的连接导体434连接，设置在第3绝缘膜453 上。非易失性存储器的存储单元42通过第2绝缘膜452与晶体管41电 绝缘，形成在晶体管41上部。存储单元42由熔丝(fuse)绝缘膜47和 导电膜46构成。各存储单元与第1布线431以及第2布线432连接，第 1布线431连接在存储信息的读出线上，第2布线432连接在接地线上。 使用所述第1布线431以及第2布线432来施加电压，从而破坏熔丝绝 缘膜47。由此引起永久的状态变化，能够只进行一次数据的写入。关于 数据读出，根据熔丝绝缘膜47是否被破坏，该部分的电阻值不同，所以 根据该电阻值之差来将数据判别为“0”和“1”。由此，OPTROM的一 个存储单元存储一个比特的信息。

[专利文献1]日本特表2002-530850号

半导体存储器不管是哪种种类，通常都需要以更低的成本实现集成 度的更高密度。即使在一次可编程ROM的半导体非易失性存储器中，对 布线进行更微细的加工或层叠，从而进一步提高集成度，实现每比特的 成本降低。另一方面，微细加工或层叠化伴随着制造设备的更新或大幅 度的设计规则的变更，所以即使技术上可实现，要产品化也需要时间。 并且，制造设备的更新将需要非常大的费用。因此，其导入也必须考虑 伴随市场动向的风险，对于先行的从业者为了确保优势，也需要使用设 备投资之外的方法来提高集成度的方法。

发明内容

本发明是鉴于上述那样的状况而完成的，其目的在于即使没有进行 大幅的制造装置的更新等，也能够通过提高存储器的集成度，缩小芯片 面积来实现成本降低。

本发明是解决上述的课题的非易失性存储器(现场可编程存储器)。 该非易失性存储器的存储单元包括上部电极和下部电极、以及状态变化 部，该状态变化部存在于处于所述上部电极到和所述下部电极之间的层 间绝缘膜中的通孔中。该状态变化部具有：第1半导体层，其由P型半 导体或N型半导体中的任一方半导体构成；以及第2半导体层，其由上 述P型半导体或N型半导体中的另一方半导体构成，且在所述第1半导 体层的上下分别通过PN结部而设置，所述PN结部都只能发生一次状态 变化，所述存储单元保持2比特的信息，形成4个存储状态。即，本发 明的状态变化部的主要的部分构成为包括一个存储单元内的PNP二极管 或NPN二极管的两个位置的PN结部分。

此处，所谓“在该上部电极到下部电极之间”表示从包括该上部电 极的上部电极到包括该下部电极的下部电极之间的整个区域。并且，所 谓“包括状态变化部”表示在从该上部电极到下部电极的整个区域的至 少一部分中，具有该状态变化部。

在本发明中，在设置于上部电极和下部电极之间的绝缘膜中的通孔 (via hole)内，如上所述设置有PNP二极管或NPN二极管，但也可以 将所述上部电极或下部电极的至少任一方作为第2半导体层。