[发明专利]一种I2C总线被从器件锁定后的恢复方法及装置

说明书

技术领域

本发明涉及一种I2C总线被I2C从器件锁定后的恢复方法和装置，属于计算机通讯领。

背景技术

I2C总线(Inter—IC BUS或IIC BUS，集成电路间互连总线)是一种由飞利浦(PHILIPS)公司开发的一套串行总线，用于连接微控制器及其外围设备。I2C总线有两根信号线：一根时钟线SCL，一根双向数据线SDA。所有接到I2C总线上的器件的时钟线SCL均接到总线的SCL，其数据线SDA都连接到总线的双向数据线SDA线。总线使用软件寻址来识别每个器件(如微控制器、存储器、LCD驱动器、时钟芯片和其他I2C总线器件)，完全省去了每个器件的片选线，因而使系统的接线非常简单。目前I2C已经成为重要的全球业界标准，被所有主要的IC厂商所认同和使用。在计算机网络通讯设备中，具有I2C总线接口的器件应用也越来越多。在I2C总线中，当某个器件生成总线上的时钟信号SCK并发起数据传输时，被称为是主器件(也叫发送器)，某个器件从总线上接收控制信息时，被称为从器件(也叫接收器)。主器件用于启动总线，产生时钟并传送数据，此时任何被寻址的器件均被认为是从器件。

I2C总线工作时，由总线上的主器件控制时钟线SCL提供时钟同步信号脉冲，由双向数据线SDA完成数据传送。I2C总线的数据传送速率，在标准工作方式下为100kbit/s，在快速方式下，最高传送速率可达400kbit/s。I2C总线技术规范中，总线协议有着严格的时序要求。

I2C总线的数据传送格式是：在I2C总线开始信号后，送出的第一个字节数据是用来选择从器件的地址和指示读写操作，其中前7bit为地址码，第8bit为读写标志位(R/W)。标志位为“0”表示是主器件的“写”操作，即主器件把信息写入到所选址的从器件；标志位为“1”表示主器件的“读”操作。开始信号后，系统中的各个器件将自己的地址和主器件送到总线上的地址进行比较，如果与主器件发送到总线上的地址一致，则该器件即为被主器件寻址的器件，其接收信息还是发送信息则由第8bit标志(R/W)确定。I2C总线上每次传输的数据字节数不受限制，但每一个字节必须为8位，而且每个传送的字节后面(第9位)，从器件必须跟一个认可位，也叫应答位(ACK，Acknowledge bit)。

I2C总线的工作速度一般是取决于主器件和从器件的性能，参考I2C的总线规范，时钟线SCL的工作频率可以工作在0Hz到100kHz之间。

I2C总线技术规范中，对开始和结束信号(也称起始和停止信号)以及应答信号的定义如下：

起始信号(S)：在时钟线SCL保持高电平期间，双向数据线SDA上出现由高电平向低电平的变化，用于启动I2C总线，为I2C总线的起始信号；

停止信号(P)：在时钟线SCL保持高电平期间，双向数据线SDA上出现由低电平向高电平的变化，用于停止I2C总线，为I2C总线的终止信号；

应答信号(A)：在I2C总线传输过程中每一个字节的第9个SCL脉冲对应着应答位，若双向数据线SDA上显示低电平则为总线“应答(A)”，若双向数据线SDA上显示高电平则为总线“非应答(/A)”。

因只有主器件才能对I2C总线实现管理与检测，所以开始信号和结束信号一般都是由主器件产生。I2C总线数据传输时，在时钟线SCL为高电平期间，数据线SDA上必须保持有稳定的逻辑电平状态，高电平表示数据1，低电平表示数据0。只有在时钟线SCL为低电平时，才允许数据线SDA上的电平状态发生变化。

I2C总线本身不会锁定，但如果总线上存在干扰或者SDA或SCL被某些特定的因素拉成低电平，I2C总线就产生锁定，这些情况通常是由于外部干扰以及从器件的失效和故障造成，一般情况下，在印制电路板设计时经过仔细的布局布线，是可以避免因总线上出现干扰造成总线的锁定。