[发明专利]一种封装芯片及对芯片进行封装的方法

说明书

技术领域

本发明涉及微电子和集成电路制造领域，更具体的说，涉及一种封装芯片及对芯片进行封装的方法。

背景技术

现在的高速数字系统中，由于性能的要求，ASIC(特定用途集成电路)的应用越来越多，在高端和高速的系统中，ASIC有着自己得天独厚的优势，它可以工作在相对高的主频下，提供通用芯片不能达到的性能。但是ASIC也有自己的缺点，由于其不可编程，导致开发和维护难度较大，尤其是在维护方面，即使要增加或者改变一个小的功能，也需要重新进行设计和流片，导致其开发成本成几何级数增加。所以，现在越来越多的FPGA(现场可编程门阵列)被应用来代替ASIC的作用。FPGA具有可再编程的特点，因此在新功能维护上比ASIC有较大优势，而性能上又没有太大的差别，因此FPGA的应用越来越广泛。

在使用FPGA进行的系统设计中，遇到的最大的困难在于调试时的内部信号的观测。由于管脚众多，现在的FPGA通常采用BGA封装(Ball GridArray Package，即球栅阵列封装)或其它相似的封装。

以现有的BGA封装为例，图1示出了现有技术中芯片的BGA封装方式：所述的封装芯片106包括：

模帽101：设置在芯片102周围，对芯片102进行保护，为了防止芯片102受到外界的强力作用而损坏，是在芯片的外面覆盖的一层防护体；模帽的物理强度很高，可以抵抗外界的很强的作用力，避免内部芯片的形变；

芯片102：设置在模帽101内部，是整个封装芯片106的核心，是其的功能的载体；用以实现逻辑，时序和电路上的功能；

基板103：设置在芯片102的下部，通过粘结剂与芯片102相连，用来实现内部芯片102与下表面焊接球104的连接；由于要直接与外界接触，基板具有很强的物理强度和抗撞击能力；由于与焊接球直接接触，基板需要具有很强的抗热性；

下表面焊接球104：设置在封装芯片106底部，位于基板103的底面，是用户访问内部芯片的唯一入口，即封装芯片106的信号焊接脚；下表面焊接球104通过导线桥接105与内部芯片102相连，将内部芯片102的输入输出信号引导到封装芯片106的外部，使用户可以将自己的电路与内部芯片的电路连接；

导线桥接105：在基板中穿越，实现内部芯片和外部焊接球的连接；导线桥接105一般采用铜质材料。

由于芯片102不直接与外界有接触面，芯片102的输入输出信号要通过导线桥接105与下表面焊接球104相连，用户要访问内部芯片102的信号引脚，必须要通过设置在封装芯片106底部的下表面焊接球104来进行操作。

由此可见，在应用BGA封装的封装芯片106的时候，如将封装芯片106焊接在要使用的PCB(印制电路板)上时，焊接好的芯片管脚即位于封装芯片106下部的下表面焊接球104对于用户来说是不可见的。因此，目前FPGA调试的手段基本上都是：先结合软件的波形仿真设计出芯片内的数字电路，然后再进行板级的调试，调试成功之后，如果生产的话，还要进行系统的测试。在调试和测试的时候难免会遇到问题，这时就需要进行问题的分析，此时很大的可能会需要监测FPGA内部的信号变化，这个内部信号可以由特定软件通过JTAG(联合测试行动小组)接口来抓取，但是这种做法需要重新对器件进行综合和布线等操作，将耗费大量的时间，并且需要额外的FPGA内部资源来实现，这在规模较大资源紧张的情况下并不方便，非常不利于FPGA的模块化设计。调试的另一个途径是将内部信号引到FPGA的临时引脚上，由于现在多管脚的FPGA基本上都采用BGA类型，如EBGA(强化球栅阵列封装)、FBGA(微间距球栅阵列封装)等封装方式，在芯片表面不能接触到芯片的引脚，这就需要对这些临时引脚也有测试点引出，这在PCB板级的布线上又是一个限制。

发明内容

为克服上述缺陷，本发明所要解决的技术问题是提供一种方便测试和调试的封装芯片，及其采用的对芯片进行封装的方法。

本发明的目的是通过以下技术方案来实现的：

一种封装芯片，包括：芯片、设置在基板上的一组信号焊接脚，信号焊接脚用于引出芯片上相应的信号引脚的信号；其中：所述的封装装置还包括一组设置在测试基板上，对应于芯片上相应的信号引脚的对用户完全可见的信号管脚。

所述的信号管脚为设置在测试基板上的焊接球，焊接球通过导线桥接与芯片上的信号引脚连通。

所述的封装芯片上设有模帽，模帽上对应的设置有连接芯片和信号管脚的基板与芯片的连通通道。