[发明专利]无等待动态优先级的PCI总线仲裁扩展器

权利要求书

1、无等待动态优先级的PCI总线仲裁扩展器，包括请求分配逻辑(101)、请求输出逻辑(102)、总线状态控制逻辑(103)、动态优先级产生逻辑(104)以及比较判别逻辑(105)，其特征在于：次级PCI总线请求信号sREQ#输入到请求分配逻辑(101)，请求分配逻辑(101)的输出连接到请求输出逻辑(102)的输入端，由请求输出逻辑(102)输出主级PCI总线请求信号pREQ#；动态优先级产生逻辑(104)的输出和次级PCI总线请求信号sREQ#一同输入到比较判别逻辑(105)，由比较判别逻辑(105)输出次级PCI总线允许信号sGNT#，并反馈到动态优先级产生逻辑；主级PCI接口控制信号和总线允许信号pGNT#一同输入到总线状态控制逻辑(103)，由总线状态控制逻辑(103)控制请求输出逻辑(102)、动态优先级产生逻辑(104)和比较判别逻辑(105)。

2、根据权利要求1所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：对于任意的n＞m(m、n为正整数)，实现从主级PCI总线的m对仲裁信号(pREQ#[1..m]，pGNT#[1..m])到次级PCI总线的n对仲裁信号(sREQ#[1..n]，sGNT#[1..n])的扩展。

3、根据权利要求1和2所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：在sREQ#有效的时钟周期内即可产生相应的pREQ#，无需额外的等待时间。

4、根据权利要求1和2所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：在pGNT#有效的时钟周期内即可产生相应的sGNT#，无需额外的等待时间。

5、根据权利要求1和2所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：所述动态优先级产生逻辑(104)在pGNT#有效之前，完成仲裁扩展所需的优先级排序，无需额外的等待时间。

6、根据权利要求1和2所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：所述动态优先级产生逻辑(104)采用公平轮循调度算法，所产生的优先级排序是实时动态的而且具备公平性。

7、根据权利要求1和2所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：所采用的主级PCI接口控制信号，必须有而且只有FRAME#、IRDY#和STOP#(“接口控制信号”依据PCI总线规格的定义)。

8、根据权利要求1和2所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：无等待动态优先级的PCI总线仲裁扩展器由复杂可编程逻辑器件(CPLD)实现。

9、根据权利要求8所述的无等待动态优先级的PCI总线仲裁扩展器，其特征在于：所述复杂可编程逻辑器件可由现场可编程门阵列(FPGA)替代。