[发明专利]一种高清信号解码器

说明书

技术领域

本发明属于高清视频解码领域，尤其涉及一种高清信号解码器。

背景技术

参考图1，高清视频解码的三个核心算法是：

1.使用B帧

普通清晰度解码算法仅使用一个参考帧进行运动补偿，而高清视频解码算法使用两个参考帧进行运动补偿。这样对于每一个子块都有两个参考帧对其进行运动补偿，补偿效率明显提高，减少了残留系数的信息量，从而减少了码流量。

2.使用4x4子块

经典视频解码算法使用16x16或8x8子块进行运动预测，而高清视频解码算法使用4x4子块进行运动预测，如图2所示。这样每一个子块都可以进行更精确的运动补偿，预测效率明显提高，也减少了残留系数的信息量，从而减少了码流量。

3.使用滤波插值

经典视频解码算法使用1/2nd精度非滤波插值，而高清视频解码算法使用1/4th精度滤波插值。这样提高了运动补偿的精度到1/4th像素，减少了残留系数的信息量，从而减少了码流量。

虽然运用上述三个核心算法可以得到高质量的图像画面和出色的数据压缩比，但由于解码器是通过DMA接口(Direct Memory Access)读取存储在系统内存(通常为SDRAM)中的数据，所以上述三个核心算法的引入也极大地提高了存储带宽的要求。例如，对于视频格式为1920x1080的4:2:0的图像信号，在全部4x4子块运动预测，1/4th精度滤波插值的极端情况下，需要的存储带宽为：[4x4子块数]x[4x4滤波所需像素数]x每秒帧数x参考帧数＝[亮度4x4子块数+色度4x4子块数]x[4x4滤波所需像素数]x每秒帧数x参考帧数＝[1920/4x1080/4+960/4x540/4+960/4x540/4]x[9x9]x30x2＝[1920/4x1080/4x1.5]x[9x9]x30x2＝944784000bits/s＝901MB/s。

因为每八位总线在双倍数据速率同步动态随机存取存储器(Double DataRate-Synchronous Dynamic Random Access Memory，DDR-SDRAM)电路板的带宽为2x100MB/s＝200MB/s，所以当总线利用率为90％时，至少需要的总线数量为：901MB/s/200MB/s/0.9*8≈41位，因此现有解码方案一般使用64位总线，这在成本和功耗上都是一笔较大的开支。

发明内容

本发明实施例的目的在于提供一种高清信号解码器，旨在解决现有技术中存在的高清视频解码过程中存储带宽太宽，需要的总线较多造成硬件带宽设计难度大以及成本、功耗大的问题。

本发明实施例是这样实现的，一种高清信号解码器，包括DMA接口，所述解码器通过所述DMA接口从系统内存中读取数据用于解码，所述解码器还包括：

与DMA接口直接连接，从所述系统内存中更新并保存参考帧中高概率补偿区间数据的缓存区；所述高概率补偿区间为解码器中4x4子块在参考帧中所对应的横向带状像素区间。

本发明实施例通过在解码器中设置一与DMA接口直接连接的缓存区，保存解码器中当前4x4子块的高概率补偿区间的数据，并不断从系统内存更新，使得4x4子块进行运动补偿时，大部分数据来自于该缓存区，解码器的存储带宽得到了极大的缓解。

附图说明

图1是现有技术中的解码器的结构图；

图2是现有技术中亮度4x4子块的B帧预测示意图；

图3是本发明实施例提供的高概率补偿区间示意图；

图4是本发明实施例提供的解码器的结构图；

图5是本发明实施例提供的解码器解码的原理示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明实施例通过在解码器中设置一与DMA接口直接连接的缓存区，用于保存解码器当前4x4子块的参考帧中高概率补偿区间的数据，并不断从系统内存更新，使得4x4子块进行运动补偿时，大部分数据来自于该缓存区，解码器的存储带宽得到了极大的缓解。