[发明专利]一种基于SOI量子线的单电子晶体管及其制作方法

说明书

技术领域

本发明属于纳米电子器件及纳米加工技术领域，特别是一种基于SOI量子线的单电子晶体管(SET)及其制作方法。

背景技术

以CMOS为主流技术的集成电路一直在遵循“摩尔定律”迅速发展。随着特征尺寸进入到纳米级，传统的CMOS技术面临着越来越严重的挑战，因此基于新原理的纳米电子器件成为研究的热点。单电子器件是一种基于量子效应和库仑阻塞效应，通过操作少数电子输运实现逻辑功能的器件，具有小尺寸、低功耗、高集成度等优点，拥有十分广阔的应用前景。如可用来制作单电子存储器、单电子逻辑电路、电流标准、电阻标准、温度标准、超灵敏静电计、微波或红外探测器等等，因此单电子器件已经成为未来替代MOS晶体管的重要侯选器件之一。

单电子器件的基本结构包括量子点和隧道结，其中隧道结由连接量子点以及源漏之间的势垒层组成。当势垒层的电阻足够大(大于25.8kΩ)，而量子点的电容又足够小，以致其单电子荷电能大于热激发能量时，则会产生库仑阻塞效应。简单的说，单电子器件就是在改变栅压的情况下使得电荷一个个顺序隧穿通过量子点荷势垒，故而单电子器件又是一种控制少数电子输运的新型器件。

单电子器件尽管已经取得了很大的发展，但在制备方面依然面临着很多的难题。目前制作单电子器件多采用top-down的方法，即采用电子束直写和刻蚀技术制备出纳米尺度的库仑岛和隧道结，由于电子束曝光有严重的临近效益影响，所以要同时制备出几个纳米的隧道结以及几十个纳米的库仑岛存在着非常高的技术难度。所以一种工艺稳定性好，可实践性强的单电子器件制备方法是决定单电子器件是否被广泛利用的重要元素。

发明内容

本发明的目的在于提出一种基于SOI量子线的单电子晶体管。

本发明的又一目的在于提供一种制备上述单电子晶体管的方法。

为实现上述方法，本发明提供的基于SOI量子线的单电子晶体管，包括：

基于SOI衬底量子线；

包裹在量子线上的两个金属栅；以及

一个金属侧栅三部分；

该单电子器件的隧道结是由包裹在SOI量子线上的金属栅和SOI量子线接触处的势垒受限形成，同时两个金属栅之间的SOI量子线部分构成库仑岛；

通过调节侧栅的电压来调节库仑岛的静电势，使得电子通过库仑岛。

所述的基于SOI量子线的单电子晶体管，其中，通过调节两个金属栅上的电压来形成不同的势垒，以得到不同的隧道结宽度。

所述的基于SOI量子线的单电子晶体管，其中，金属栅材料采用和硅的功函数差较大的Au。

本发明提供的制备上述基于SOI量子线的单电子晶体管的方法主要采用电子束光刻(EBL)、干法刻蚀、电子束蒸发、剥离等方法。

具体地说，制备方法其步骤如下：

(1)对SOI衬底的顶层硅进行离子注入及快速退火；

(2)涂敷电子抗蚀剂，采用电子束光刻在电子抗蚀剂中形成由源、漏、量子线图形；

(3)利用电子抗蚀剂掩蔽刻蚀SOI衬底的顶层硅，从而把电子抗蚀剂中的图形转移到顶层硅中；

(4)涂敷光学抗蚀剂、光刻，定义源、漏、栅电极的位置；

(5)蒸发金属电极材料；

(6)剥离金属、退火，形成欧姆电极；

(7)二次电子束套刻，形成栅图形；

(8)蒸发金属栅材料；

(9)剥离，形成金属栅。

所述的方法，其中步骤2的电子抗蚀剂为负性电子抗蚀剂：SAL601、HSQ或Calixarene；或，

正性电子抗蚀剂：PMMA或ZEP520；

所述的电子束光刻采用JEOL JBX-5000LS电子束光刻系统。

所述的方法，其中步骤3的刻蚀可采用CCl₄、BCl₃、CHF₃、SF₆、或CF₂Cl₂气体；采用反应离子刻蚀(RIE)、电感耦合等离子(ICP)刻蚀、或电子回旋共振(ECR)刻蚀方法；

所述的方法，其中步骤4的光学抗蚀剂采用9912、9918或AZ5214。

所述的方法，其中步骤5的金属电极材料采用140nmAl和20nmAu。

所述的方法，其中步骤6的退火的条件为500-550℃，N₂中20分钟.

所述的方法，其中步骤8的栅金属采用Au。