[发明专利]窄脉冲下拉电流式电平位移电路

权利要求书

1.窄脉冲下拉电流式电平位移电路，由输入缓冲(1)、恒流源开关A、恒流源开关B、脉冲自产生A、脉冲自产生B、栅极下拉(6)和反相器(7)共七个电路单元构成；

兼容CMOS/TTL的低逻辑电平信号IN通过输入缓冲(1)电路单元产生同相控制信号S1和反相控制信号S2；同相控制信号S1用于控制恒流源开关A电路单元，反相控制信号S2用于控制恒流源开关B电路单元；恒流源开关A电路单元和恒流源开关B电路单元处于交替提供恒流输出信号的状态：当同相控制信号S1为低电平时，通过控制恒流源开关A电路单元产生恒流输出信号S3；当反相控制信号S2为低电平时，通过控制恒流源开关B电路单元产生恒流输出信号S4；当同相控制信号S1为高电平时，恒流源开关A电路单元处于高阻状态并停止产生恒流输出信号S3；当反相控制信号S2为高电平时，恒流源开关B电路单元处于高阻状态并停止产生恒流输出信号S4；

恒流源开关A电路单元产生的横流输出信号S3通过脉冲自产生电路A电路单元产生窄脉冲下拉电流S5，恒流源开关B电路单元产生的横流输出信号S4通过脉冲自产生电路B电路单元产生窄脉冲下拉电流S6，窄脉冲下拉电流S5、S6通过栅极下拉(6)电路单元产生电平为VB～VH的浮动电平位移信号S7，浮动电平位移信号S7经反相器(7)电路单元后，在反相器(7)电路单元的输出端与高端浮动地VB之间产生与兼容CMOS/TTL的低逻辑电平信号IN同步且同相的高逻辑电平信号Vout-VB；

直流电源VDC1为输入缓冲(1)电路单元供电，直流电源VDC2为恒流源开关A和恒流源开关B电路单元供电，高端浮动电源VH采用比高端浮动地VB电位高的直流电源为脉冲自产生电路A、脉冲自产生电路B、栅极下拉(6)和反相器(7)四个电路单元供电。

2.根据权利要求1所述的窄脉冲下拉电流式电平位移电路，其特征在于，所述高端浮动电源VH比高端浮动地VB电位高10～15V。

3.根据权利要求1或2所述的窄脉冲下拉电流式电平位移电路，其特征在于，输入缓冲(1)电路单元由PMOS管MP1和NMOS管MN1组成，恒流源开关A电路单元由PMOS管MHP1与NMOS管MN2、MHN1和MHN2组成，恒流源开关B电路单元由PMOS管MHP2与NMOS管MN3、MHN3和MHN4组成，脉冲自产生A电路单元由PMOS管MP7和二极管D3组成，脉冲自产生B电路单元由PMOS管MP8和二极管D1组成，栅极下拉(6)电路单元由PMOS管MP4、MP5和NMOS管MN4、MN5以及二极管D2、D4组成，反相器(7)电路单元由PMOS管MP6和NMOS管MN6组成；

所述直流电源VDC2由直流电源VDC3和直流电源VDC3组成，其中直流电源VDC3的电压较直流电源VDC3的电压高；

兼容CMOS/TTL的低逻辑电平信号IN分别输入PMOS管MP1和NMOS管MN1、MN2的栅极；PMOS管MP1的源极接外接电源VDC1，其漏极与NMOS管MN1的漏极互连并接NMOS管MN3的栅极，NMOS管MN1的源极接地；PMOS管MHP1、MHP2的源极互连并接外接电源VDC3，PMOS管MHP1、MHP2的栅极互连并接外接电源VDC4；PMOS管MHP1的漏极接NMOS管MN2、MHN1的漏极和NMOS管MHN1、MHN2的栅极，NMOS管MN2、MHN1、MHN2的源极接地；PMOS管MHP2的漏极接NMOS管MN3、MHN3的漏极和NMOS管MHN3、MHN4的栅极，NMOS管MN3、MHN3、MHN4的源极接地；NMOS管MHN2的漏极接PMOS管MP7的漏极，NMOS管MHN4的漏极接PMOS管MP8的漏极；PMOS管MP8的源极接二极管D1的负极，并接PMOS管MP4、MP6和NMOS管MN4、MN6四个MOS管的栅极，还接PMOS管MP5和NMOS管MN5两个MOS管的漏极；PMOS管MP7的源极接二极管D3的负极，并接PMOS管MP4和NMOS管MN4两个MOS管的漏极，还接PMOS管MP5和NMOS管MN5两个MOS管的栅极；PMOS管MP4、MP5和MP6的源极接高端浮动电源VH；NMOS管MN4的源极接二极管D2的正极，NMOS管MN5的源极接二极管D4的正极；PMOS管MP7、MP8的栅极，二极管D1、D3的正极，二极管D2、D4的负极，以及NMOS管MN6的源极均接至高端浮动地VB；PMOS管MP6和NMOS管MN6的漏极互连，PMOS管MP6和NMOS管MN6的漏极与高端浮动地VB之间输出与兼容CMOS/TTL的低逻辑电平信号IN同步且同相的高逻辑电平信号Vout-VB。