[发明专利]闪存中过擦除存储单元的检测方法

说明书

技术领域

本发明涉及半导体领域的检测工艺，具体地说，涉及一种用于检测闪存中过擦除存储单元具体物理地址的方法。 

背景技术

随着电子产品日渐普及，半导体存储器的容量与需求量也快速增加。闪存(flash memory)由于兼具只读存储器的非易失性和随机存取存储器的可存取性成为半导体存储器的主流。闪存的主要技术问题之一是数据擦除后存储单元的阈值电压分布较广。在数据擦除过程中，有些存储单元擦除的较快，有些擦除的较慢，擦除最快和最慢的存储单元决定了阈值电压的分布范围，两者差距越大，阈值电压分布越广。由于闪存内所有存储单元的数据擦除是并行进行的，所以当大部分存储单元的阈值电压低于基准值后，擦除快的存储单元的阈值电压就会很低，发生过擦除现象。过擦除存储单元的控制栅极在零偏压的情况下，仍然产生较大的漏电流。由于同一列的存储单元的漏极是连在一起的，从而导致含有过擦除存储单元位线的总漏电流大于基准值，这样该条位线上的其他存储单元也会受到影响，例如编程后读取错误。 

此外，过擦除单元通常通过软编程来纠正，由于经过多次编程-擦除循环后，存储单元的性能发生衰减，过擦除情况出现的越多，需要软编程的次数越多，衰减的情况也越严重，当达到次数极限后，这些存储单元就成为坏区，导致闪存的容量变小，所有应当尽量避免过擦除现象的发生。 

为了增加闪存的使用寿命，在每一次数据擦除后，一般需要进行过擦除测试，以方便进行修复。现有的检测方法是在栅极没有偏压的情况下，测试每一位线的漏电流，且与基准值比较，前者大于后者的位线上具有过擦除存储单元。该方法仅能检测出过擦除存储单元所在的位线，但无法检测出过擦除存储单元的具体物理位置。 

发明内容

有鉴于此，本发明解决的技术问题在于提供一种检测方法，数据擦除后，该方法可以检测出过擦除存储单元的具体物理地址。 

为解决上述技术问题，本发明提供了一种新的闪存中过擦除存储单元的检测方法。该闪存包括数条位线和字线，其中该闪存内同一行存储单元的控制栅极连接在同一条字线上，该闪存内同一列存储单元的漏极连接在同一条位线上，该检测方法包括如下步骤：a.测量闪存内所有位线的漏电流，将该漏电流与基准漏电流比较，其中漏电流大于基准漏电流的位线为异常位线；b.逐一对每条字线连接的控制栅极加电压，提高该条字线连接的存储单元的阈值电压；c.每对一条字线连接的控制栅极加电压后，就对异常位线进行一次的漏电流测量，如果该漏电流小于或者等于基准漏电流，则该字线与异常位线交叉点的位置即是过擦除存储单元的地址；反之，循环执行步骤b即对下一条字线连接的控制栅极加电压。 

进一步地，应用该检测方法的闪存还包括可与每一字线电性连接的测试模式，所述步骤b中逐一对每条字线连接的控制栅极加电压是通过该测试模式来实现。 

进一步地，步骤b还包括选择一条与所述异常位线在同一擦除区域的正常位线，所述对每条字线连接的控制栅极加电压通过逐一对每条字线和正常位线交叉的存储单元进行编程实现。 

与现有技术相比，本发明提供的检测方法可以检测出过擦除存储单元的具体物理地址，这样可以有针对性地分析过擦除和正常存储单元的各种特性，从而方便优化闪存制程；在步骤b中采用编程的方式，起到了节省版图面积的效果。 

附图说明

图1是闪存存储阵列的结构图。 

图2是闪存每一存储单元的物理结构图。 

图3是闪存每一存储单元的线路连接图。 

图4是本发明检测方法的流程示意图。 

具体实施方式

以下结合附图对本发明提供的闪存中过擦除存储单元的检测方法的较佳实施例作详细描述，以期进一步理解本发明的功效、特点等。 

请参阅图1，闪存的存储阵列由放在N条字线(WL0～WLN-1)和M条位线(BL0～BLM-1)上的若干晶体管构成，每一晶体管就是一个存储单元，所有存储单元共用一条电源线(SL)。图2是存储单元的物理结构图，每一存储单元包括有衬底1、一个源极(S)2、一个漏极(D)3、一个控制栅极(Control Gate，CG)4和一个浮栅(Floating Gate)5。另外，作为电荷存储介质的浮栅5还可以替换成若干个硅纳米点或者金属纳米点。图3是存储单元的线路连接图，同一行存储单元的控制栅极4连接到同一字线上，同一列存储单元的漏极3连接在同一位线上，所有存储单元的源极2连接同一电源线上。 

请参阅图4，本发明提供的检测方法用于上述闪存进行数据擦除后对过擦除存储单元的具体物理地址进行检测。该检测方法包括如下步骤：