[发明专利]单芯片多处理器共享数据存储空间的访问方法

说明书

技术领域

本发明涉及一种单芯片多处理器共享数据存储空间的访问方法。可应用于MCS-51指令体系的多处理器系统，亦可应用于其它多微控制器、多微处理器等领域。

背景技术

共享数据存储器(Shared Data Memory)是多处理器用来存放共享数据的一段存储空间，各子处理器可以从这段空间内读出待处理的数据，也可以把被特定处理过后的数据写入这段空间。

单芯片多处理器通过在一个芯片上集成多个微处理器核来提高程序的并行性。每个微处理器核实质上都是一个相对简单的单线程微处理器或者比较简单的多线程微处理器，多个这样子处理器并行地执行程序代码，具有较高的指令级并行性。

单芯片多处理器结构已成为提高微处理器性能的重要途径。虽然多处理器利用集成度提高带来的诸多好处，让芯片的性能成倍地增加，但明显是原来系统级的一些问题便引入到了处理器内部。例如：多处理器的构成是同构还是异构的？并且核本身结构，关系到整个芯片的面积、功耗和性能；怎样继承和发展传统处理器的成果，直接影响多核的性能和实现周期。此外，多核处理器的设计瓶颈是程序执行模型的选择，而程序执行模型的适用性决定多核处理器能否以最低的代价提供最高的性能。当目标机器是多核体系结构时，多核体系结构如何支持重要的程序执行模型？是否有其他的程序执行模型更适于多核的体系结构？这些程序执行模型能多大程度上满足应用的需要并为用户所接受？

现行多核处理器多采用非对称的异构结构，主要由一个处理器核心和多个辅助处理器构成。在上电复位时主处理器核心必须对辅助处理器进行初始化处理；多核的各处理器之间通过AMBA、Wishbone和Avalon等片上总线连接，并对单一内存空间的共享。现行单芯片多处理器的这种结构的缺点是：硬件结构复杂；软件改动较大；处理器和数据存储器的速度差距大。此外，现行多核结构采用的片上总线结构不仅仅是一种总线，而是一种带有接口模块的互连体系，且AMBA和Avalon总线没有真正意义上的完全公开。

由于基于Intel MCS-51架构的子处理器是应用极为广泛的一类处理器，使用历史悠久，有丰富的第三方支持软件和仿真工具，为广大工程师所熟悉。因此如能在既不改变指令体系又不占用外部通用I/O口的情况下，各个子处理器即可独立工作又可协同工作，并能有效地解决各子处理器之间数据交换中的竞争问题，将大大提高多处理器的性能和资源利用率。

发明内容

本发明的目的在于提供一种单芯片多处理器共享数据存储空间的访问方法，在不占用外部通用I/O口又不改变指令系统的情况下，由多个微控制器来共同完成系统的数据处理、任务控制工作，以便将低成本、应用广泛的基于MCS-51架构微控制器应用于需要大量复杂算法的高端系统中。

为达到上述目的，本发明采用下述技术方案：

一种单芯片多处理器共享数据存储空间的访问方法，基于MCS-51体系，其特征在于在不占用外部通用I/O口又不改变指令系统的情况下，由多个微控制器来共同完成系统的数据处理、任务控制工作：将各子处理器核内高128字节(80h～FFh)数据空间共享，用于单芯片多处理器之间命令和数据的传输；并在各子处理器中增加了一个共享数据存储器中断SDMI外，把SDMI和仲裁器有效的结合起来，作为共享数据存储器访问机制，用于解决各子处理器之间数据交换中存在的竞争；整个单芯片多处理器对共享数据存储器的访问只是通过一个仲裁器判决，并通过中断的方式实现的；仲裁器遵循先申请先访问的优先级原则；对于同时申请的子处理器总裁器遵循先低地址子处理器先访问，高地址子处理器后访问的原则；各子处理器与仲裁器之间的握手信号采用片内总线方式，其传输速度快、占用资源少便于集成与控制；各子处理器既独立工作，或与其他子处理器协同工作；每个子处理器核实质上都是一个相对简单的单线程微处理器，多个这样子处理器并行地执行程序代码，具有较高的指令级并行性。其具体步骤为：

1.定义共享数据空间；

2.设置一仲裁器模块，用于4个子处理器与共享数据存储器的控制和连接；

3.在各子处理器增加一个共享数据存储器中断(Shared Data Memory Interrupt，SDMI)，用于各子处理器对共享存储器的访问；

4.根据SDMI中断的定义，设定共享数据存储器访问控制寄存器(SDMCON)，用于定义SDMI工作状态；

5.各子多处理器与仲裁器件间接口的定义。