[发明专利]闪存单元结构及其制作方法

说明书

技术领域

本发明涉及半导体器件及其制作方法，特别涉及闪存单元结构及其制作方法。

背景技术

闪存(Flash Memory)器件是目前广泛应用在大规模集成电路领域的器件之一。闪存器件作为一种半导体存储器，具有存储数据的功能，并可以提供数据的写入、读出、以及擦除操作，即使切断电源，其存储的内容也不消失，具有保存数据的功能。闪存器件的存储数据功能是通过内部的闪存单元实现的。闪存单元是数据的存储区域，主要的组成部分是闪存单元结构的阵列，每个闪存单元结构对应一个二进制数码，用于储存“0”或者“1”。由具有存储数据功能的闪存单元结构组成的闪存单元，是闪存器件的核心组成部分之一。

目前业界常见的闪存单元结构主要有“浮栅(Floating-Gate)结构”与“硅氧氮氧硅(SONOS)结构”两种。两者都可以满足不同的闪存阵列模式和工作模式的需要，可以维持长达十年以上的数据存储时间。

随着集成电路技术的不断发展，其集成度不断提高，线宽不断降低。对于65nm节点以下的闪存单元结构，由于器件尺寸变小，尤其是栅极长度的变小，各种因素，比如漏极突变结近似，对沟道调制作用影响变得越发明显，因此限制了浮栅结构的进一步的发展，取而代之的则是SONOS结构。

现有的SONOS结构及其制作工艺如图1所示，在半导体衬底1表面依次为底层二氧化硅2、氮化硅层3、顶层二氧化硅4和栅极5，栅极5的两侧为源极6和漏极7。栅极5用以对整个单元结构施加驱动电压。氮化硅层3采用化学气相沉积的方法形成，位置在顶层二氧化硅4与底层二氧化硅2之间。氮化硅3与顶层二氧化硅4以及底层二氧化硅2之间的界面具有电荷陷阱，可以起到存储电荷的作用，是闪存结构中的存储电荷层。底层二氧化硅2为电荷充电和放电的通道，在无驱动电压的情况下，底层二氧化硅2可以阻断氮化硅层3存储的电荷向半导体衬底1方向的迁移，但是在施加一定偏置电压的条件下，电荷就可以通过底层二氧化硅2以隧穿的方式进入到半导体衬底1中去，实现闪存结构的编程、擦除操作。顶层二氧化硅4用于阻挡电荷与栅极5之间的导通，避免电荷向栅极5方向迁移，用以实现栅极5通过顶层二氧化硅4对氮化硅层3存储的电荷进行操作。

在如下中国专利申请200410011656.X中还可以发现更多与上述技术方案相关的信息，在制作过程中通过对工艺步骤的优化设计，在不增加工艺复杂度和额外的光刻步骤的情况下，可以获得高品质的SONOS结构。

然而，在实际应用中发现，SONOS结构的阈值电压由于受到电荷横向迁移效应的影响，在器件的工作中会产生阈值电压的漂移现象，这严重影响了器件的灵敏度。存储电荷层采用离散分布的纳米晶体作为电荷存储结构，其采用的材料可以是硅、金属或者某些高介电常数材料，晶粒的直径为几纳米至几十纳米左右，且处于彼此相互分立的离散状态，因此可以有效地抑制电荷的横向迁移，改善阈值电压漂移。K.Joo等人于2005年发表于International Electronics Device Meeting的文章“Novel transition layerengineered Si nano-crystal flash memory with MHSOS structure featuring largeV_th windows and fast P/E speed”、Y.Lin等人于2006年发表于IEEE Trans onElectron Devices杂志53卷第4期782页的文章“Novel 2-bit HfO₂ nano-crystal nonvolatile flash memory”以及Y.Liu等人于2006年发表于IEEETrans on Electron Devices杂志53卷第10期2598页的文章“Improvedperformance of SiGe nano-crystal memory with VARIOT tunnel barrier”，分别对采用纳米晶体作为电荷存储结构的闪存结构单元做了详细的披露。

此种采用纳米晶体的存储电荷层，其电荷存储能力与纳米晶体的直径密切相关，直径越小，单位面积内存储电荷的能力越强。采用纳米晶作为闪存结构单元的电荷存储结构，虽然可以解决阈值电压漂移问题，但缺点在于晶粒尺寸大、存储电荷的能力较差。