[发明专利]隔离环基层、隔离环基层掩膜版及隔离环基层形成方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种隔离环基层、隔离环基层掩膜版及隔离环基层形成方法。

背景技术

集成电路芯片通常需要一层以上的金属层提供足够的互连能力，所述金属层间以及金属层与器件有源区之间具有介质层，所述金属层间的互连以及器件有源区与外界电路之间的连接通过填充导电材料的通孔实现，所述通孔贯穿所述介质层。

当前，为满足芯片与外界电路互连的布线设计要求，同时为便于芯片的完整分割，如图1所示，通常在芯片10四周引入隔离环20。如图2所示，所述隔离环20包含隔离槽22及填充所述隔离槽22的隔离物24。所述隔离槽22的形成及填充操作与上述通孔的形成及填充操作同步；填充所述隔离槽22的隔离物24即为填充所述通孔的导电材料。所述隔离槽位于用以形成芯片的半导体基底上，所述半导体基底包含上述介质层30，所述隔离槽22贯穿所述介质层30。

所述隔离环内具有分层结构；各隔离环分层与芯片内不同金属层(包含填充导电材料的通孔)对应。各隔离环分层均可与芯片内各金属层内图形相连。各隔离环分层内包含的隔离槽的数目可不相同。通常，连接于半导体基底的所述隔离环分层(即隔离环基层)内包含的隔离槽的数目为1。所述隔离环的其它分层内包含的隔离槽的数目大于1。各所述隔离环分层形成于上述介质层内。

然而，实际生产发现，如图3所示，向第二隔离环分层28内包含的所述隔离槽22填充隔离物24后，所述隔离槽22间易通过隔离物24形成连接40，作为示例，分层数目为2的所述隔离环结构，所述隔离环基层内包含的隔离槽的数目为1；第二隔离环分层内包含的隔离槽的数目为3。由于所述隔离物为导电材料，所述连通易导致与相应隔离槽连通的芯片内金属层图形间的连通，严重时，引发器件失效。如何减少隔离环内隔离槽间的连通成为本领域技术人员亟待解决的问题。

2006年2月1日公开的公告号为“CN1728358”的中国专利申请中提供了一种双金属镶嵌互连的制造方法，通过形成可靠的互连沟槽及通孔的轮廓，减少互连沟槽及通孔之间的连通。包括：在下部互连部件上形成电介质层；在所述电介质层上形成硬掩模；利用所述硬掩模作为蚀刻掩模在所述电介质层中形成通孔；通过构图所述硬掩模，形成界定沟槽的沟槽硬掩模；形成和所述通孔相连接的沟槽，在其中使用所述沟槽硬掩模作为蚀刻掩模部分蚀刻所述电介质层形成上部互连线；使用湿法蚀刻清除所述沟槽硬掩模；以及通过使用互连材料填充所述沟槽和通孔，形成上部互连线。即该方法通过采用硬掩膜作为形成沟槽及通孔的掩膜，以保证互连沟槽及通孔的轮廓的可靠性，进而减少互连沟槽及通孔之间的连通。然而，实践中，借用此方法形成隔离环内的隔离槽后，在后续填充隔离物后，仍易形成隔离环内隔离槽间的连通。

发明内容

本发明提供了一种隔离环基层，可在包含所述隔离环基层的隔离环内具有减少的隔离槽间的连通；本发明提供了一种隔离环基层掩膜版，包含利用所述掩膜版形成的隔离环基层的隔离环内可具有减少的隔离槽间的连通；本发明提供了一种隔离环基层形成方法，可形成具有减少的隔离槽间连通的包含所述隔离环基层的隔离环。

本发明提供的一种隔离环基层，所述隔离环基层位于半导体基底上，所述隔离环基层包含隔离槽及填充所述隔离槽的隔离物，所述隔离环基层内包含至少两个隔离槽，所述隔离槽间隔分布于所述隔离环基层内。

可选地，各所述隔离槽均匀分布于所述隔离环基层内；可选地，各所述隔离槽非均匀分布于所述隔离环基层内；可选地，各所述隔离槽的尺寸相同；可选地，各所述隔离槽的尺寸不同。

本发明提供的一种隔离环基层掩膜版，所述隔离环基层掩膜版包含至少一个隔离槽图形区，每一所述隔离槽图形区内包含至少两个隔离槽图形，各所述隔离槽图形间隔分布于所述隔离槽图形区内。

可选地，各所述隔离槽图形均匀分布于所述图形区内；可选地，各所述隔离槽图形非均匀分布于所述图形区内；可选地，各所述隔离槽图形二维尺寸相同；可选地，各所述隔离槽图形二维尺寸不同。

本发明提供的一种隔离环基层形成方法，包括：

提供半导体基底；

在所述半导体基底上沉积介质层；

利用隔离环基层掩膜版，刻蚀所述介质层，以在所述半导体基底上形成包含至少两个隔离槽的隔离环区；

形成填充所述隔离槽的隔离物层。