[发明专利]金属前介质层内连接孔及其形成方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种金属前介质层内连接孔及其形成方法。

背景技术

超大规模集成电路(Very Large Scale Integrated Circuit，VLSI)通常需要一层以上的金属层提供足够的互连能力，此多层金属间的互连以及器件有源区与外界电路之间的连接通过已填充导电材料的连接孔实现。随着器件临界尺寸的逐渐减小，器件连接孔内接触电阻的影响变得愈发重要。高接触电阻导致的如器件响应时间延长及可靠性下降等缺陷成为工艺优化的瓶颈。由此，如何降低器件连接孔的接触电阻成为本领域技术人员面临的主要问题。

2007年1月3日公开的公开号为“CN1889248”的中国专利申请中提供了一种减小超大规模集成电路连接孔电阻的方法，采用难熔金属硅化物工艺，在连接孔底部生成难熔金属硅化物层，作为多晶硅和单晶硅的接触面。其步骤包括：刻蚀连接孔、HF刻蚀、难熔金属膜溅射生长、第一次快速热处理(RTP1)、选择性刻蚀、第二次快速热处理(RTP2)。通过以上过程，在连接孔底部，即通过连接孔暴露的多晶硅和单晶硅表面生长出难熔金属硅化物层，从而达到减小接触电阻，进而加速器件响应时间、提高器件工作可靠性的目的。

当前，金属前介质层内连接孔中的金属接触材料大多选用钨，但是，由于其自身导电性能的限制，即使应用上述方法，当工艺发展至65纳米及以下时，形成的器件连接孔内的接触电阻仍然难以满足产品要求。如何进一步降低器件连接孔的接触电阻成为本领域技术人员亟待解决的问题。选用具有优异导电性能的材料作为连接孔内金属接触材料成为降低器件连接孔内接触电阻的指导方向。

由于自身具有的良好的导电性能及其在集成电路制程中的广泛应用，铜成为金属前介质层内连接孔中金属接触材料的首选替换材料。然而，实际生产发现，对于金属前介质层内的连接孔，作为连接材料的铜极易向半导体衬底中扩散，向器件导电沟道区的扩散会使导电沟道内电子处于禁带中的状态，致使导电沟道内少数载流子发生跃迁，最终导致器件漏电流过大；向浅沟槽隔离区的扩散易引发浅沟槽隔离区隔离失效，继而增加浅沟槽隔离区漏电流，严重时甚至引发集成电路器件失效。

发明内容

本发明提供了一种金属前介质层内连接孔，可具有减小的连接孔内接触电阻；本发明提供了一种金属前介质层内连接孔的形成方法，可形成具有减小的接触电阻的连接孔。

本发明提供的一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包括钨填充层，所述钨填充层形成于所述粘接层上；所述连接孔还包含至少一层导电层，所述导电层的电导率高于钨填充层，所述导电层覆盖所述钨填充层；所述钨填充层具有底钨填充层和侧钨填充层，所述侧钨填充层的厚度小于所述底钨填充层的厚度。

所述粘接层包含底粘接层和侧粘接层，所述底粘接层覆盖所述通孔底部，所述侧粘接层覆盖所述通孔侧壁；所述侧粘接层和底粘接层间隔相接；所述底钨填充层形成于所述底粘接层上；所述侧钨填充层形成于所述侧粘接层上；所述侧钨填充层和底钨填充层间隔相接；所述底钨填充层的厚度小于或等于所述通孔高度的二分之一；所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。

本发明提供的一种金属前介质层内连接孔，所述连接孔位于连接基体上，包括：形成于所述连接基体上的通孔和覆盖所述通孔侧壁及底部的粘接层，所述连接孔还包含钨填充层，所述钨填充层形成于所述粘接层上；所述连接孔还包含铜层，所述铜层覆盖所述钨填充层；所述钨填充层具有底钨填充层和侧钨填充层，所述侧钨填充层的厚度小于所述底钨填充层的厚度。

所述钨填充层的厚度小于或等于所述通孔高度的二分之一。

本发明提供的一种金属前介质层内连接孔的形成方法，包括：

提供连接基体；

在所述连接基体上形成通孔；

形成覆盖所述通孔侧壁及底部的粘接层；

在所述粘接层上形成钨填充层；所述钨填充层具有底钨填充层和侧钨填充层，所述侧钨填充层的厚度小于所述底钨填充层的厚度；

在所述钨填充层上形成至少一层导电层，所述导电层的电导率高于所述钨填充层。

所述钨填充层的厚度小于或等于所述通孔高度的二分之一；所述导电层材料包含铜、钴、铑、银、铱或金中的一种或其组合。

本发明提供的一种金属前介质层内连接孔的形成方法，包括：

提供连接基体；

在所述连接基体上形成通孔；

形成覆盖所述通孔侧壁及底部的粘接层；