[发明专利]自对准浅沟槽隔离结构、存储器单元及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种自对准浅沟槽隔离结构、存储器单元及其形成方法。

背景技术

随着半导体工业的进步，集成电路向更小尺寸及更快的运算速度发展。当集成电路的尺寸日趋微小化之际，如何有效地进行元件的隔离，是集成电路发展的关键。元件隔离结构目的是用以隔离与其相邻的元件区，而防止载流子(carriers)从基底渗透至邻近的元件中。

在各种元件隔离技术中，局部硅氧化方法(LOCOS)和浅沟槽隔离区制程是最常采用的两种技术，尤其后者，因具有隔离区域小和完成后仍保持基底平坦性等优点，更是近年来颇受重视的半导体制造技术。

通常，场隔离层利用浅沟槽隔离(STI)技术或自对准浅沟槽隔离结构(SA-STI)技术形成。在STI工艺中，氧化物层与氮化物层依次形成在半导体衬底上，接着执行蚀刻工艺以在衬底的场隔离区(filed isolation region)中形成沟槽(Trench)。在SA-STI工艺中，氧化物层、多晶硅层与氮化物层依次形成在半导体衬底上，接着执行蚀刻工艺形成沟槽。

申请号为200510078642的中国专利申请公开了一种采用自对准浅沟槽隔离结构工艺形成快闪存储器元件的方法，通过采用存储单元区的浅沟槽工艺形成场隔离膜，以降低图案的深宽比从而减少由高密度等离子体(HDP)引起的间隙填充缺陷，并且防止了隧道氧化层处的微笑(smiling)现象。但是采用上述自对准浅沟槽隔离结构技术中，位于浅沟槽隔离角落的栅氧化物层容易形成尖角。下面参照附图1加以说明，半导体衬底101上依次形成有栅介质层102和多晶硅栅113，位于栅介质层102和多晶硅栅113的周围形成有自对准浅沟槽隔离结构112，可以看出，在自对准浅沟槽隔离结构112与栅介质层102相接触处形成有尖角114(comer)。由于形成沟槽以及形成栅介质层时，都会在半导体衬底中产生应力，应力会集中于自对准浅沟槽隔离结构112与栅介质层102相接触处的尖角114处，产生漏电流，从而影响器件的可靠性。

发明内容

本发明解决的问题是在自对准浅沟槽隔离结构工艺中由于自对准浅沟槽隔离结构与栅介质层相接触处形成有尖角，尖角处容易产生漏电流，从而影响器件的可靠性。

为解决上述问题，本发明提供一种自对准浅沟槽隔离结构形成方法，包括：提供半导体衬底，把半导体衬底分为有源区和有源区以外的隔离区；在半导体衬底上依次堆叠形成栅介质层、多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层；依次蚀刻隔离区的第二蚀刻停止层、第二绝缘层、第一蚀刻停止层、第一绝缘层及多晶硅层，暴露出栅介质层；在有源区的堆叠的多晶硅层、第一绝缘层、第一蚀刻停止层、第二绝缘层及第二蚀刻停止层周围、栅介质层上形成侧墙；进行氧化步骤，在有源区与隔离区交界处、栅介质层与半导体衬底交界处形成场氧化层；蚀刻隔离区的栅介质层和半导体衬底形成沟槽，去除有源区的第二蚀刻停止层和第二绝缘层；在沟槽内以及第一蚀刻停止层上形成衬氧化物层和第三绝缘层；平坦化第三绝缘层和衬氧化物层，去除有源区的第一蚀刻停止层和第一绝缘；在有源区形成栅极以及在栅极两侧、半导体衬底中进行源/漏离子注入形成源/漏极。

所述氧化步骤为在湿氧气氛下进行，形成所述场氧化层厚度范围为50至

所述侧墙为氧化硅层和氮化硅层构成。

所述第一蚀刻停止层、第二蚀刻停止层为氮化硅。

所述第一绝缘层、第二绝缘层为氧化硅。

相应地，本发明提供一种自对准浅沟槽隔离结构，包括：分为有源区和有源区以外的隔离区的半导体衬底；位于半导体衬底中隔离区的沟槽；依次填充于沟槽内的衬氧化物层和第三绝缘层；还包括位于有源区与隔离区交界处、栅介质层与半导体衬底交界处通过氧化步骤形成的场氧化层。

所述场氧化层厚度范围为50至500。