[发明专利]轻掺杂离子注入方法

说明书

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种轻掺杂离子注入方法。

背景技术

轻掺杂离子注入用以形成轻掺杂区，所述轻掺杂区包含轻掺杂漏注入(Lightly Doped Drain，LDD)区及袋式(Pocket)离子注入区，所述轻掺杂区用于定义MOS器件的源漏扩展区。LDD杂质位于栅极下方紧贴沟道区边缘，Pocket杂质位于LDD区下方紧贴沟道区边缘，均为源漏区提供杂质浓度梯度。

离子注入是将改变导电率的掺杂材料引入半导体衬底的标准技术。在离子注入系统中，所需要的掺杂材料在离子源中被离子化，离子被加速成具有规定能量的离子束后被引向半导体衬底的表面，离子束中的高能离子得以渗入半导体材料并且被镶嵌到半导体材料的晶格之中。

现有工艺中，随着临界尺寸的减小，在进行轻掺杂离子注入之前，需预先形成侧墙基层(offset spacer)，其与栅极共同组成进行轻掺杂离子注入时应用的掩膜；即，利用现有工艺进行轻掺杂离子注入的步骤包括：如图1所示，提供半导体基底10，所述半导体基底10内包含核心器件区12和输入输出器件区14，所述核心器件区12和输入输出器件区14通过浅沟槽16隔离；如图2所示，在所述半导体基底10上形成栅极20；如图3所示，在形成栅极20的所述半导体基底10上形成侧墙基层30，所述侧墙基层30粘结于核心器件区12内栅极20的侧壁，并环绕所述栅极20；如图4所示，分别执行核心器件区12和输入输出器件区14内的离子注入操作，并形成离子注入界面40，所述核心器件区12的离子注入操作以所述侧墙基层30及栅极20为掩膜。

实践中，一套完整的集成电路包含至少一个核心器件和至少一个输入输出器件(IO器件，IO device)，所述核心器件形成于核心器件区内，所述输入输出器件形成于输入输出器件区内，所述输入输出器件的工作电压(约为2.5V)高于所述核心器件的工作电压(约为1.2V)；高工作电压易造成在输入输出器件内结和沟道区的交界边缘处形成有高电场，电子在移动的过程中将受此高电场加速成为高能粒子，所述高能粒子碰撞产生电子-空穴对(称为热载流子)，所述热载流子从电场获得能量，可进入栅氧化层或栅极中，继而影响器件的阈值电压控制以及跨导的漂移，即产生热载流子效应。如何抑制所述热载流子效应的发生一直是业界追求的目标。

如，2006年9月27日公开的公告号为“CN1277305C”的中国专利中提供了一种CMOS制造中改进热载流子效应的工艺集成方法，通过在栅氧化工艺前及晶体管栅多晶图形定义完成后分别增加热氧化工艺，以有效减少栅氧化层内的界面陷阱，特别是漏端靠近多晶边缘的氧化层界面陷阱，从而降低热载流子在栅氧内被捕获的几率，改善热载流子效应。但是，应用此方法抑制所述热载流子效应时需增加工艺步骤，影响生产效率。

此外，2005年6月15日公开的公告号为“CN1627532”的中国专利申请中提供了一种减小热载流子效应的I/O NMOS器件，所述器件包括硅衬底、衬底的上部两侧具有源区及漏区、硅衬底的中间部上方处具有栅氧化层，栅氧化层上具有多晶硅层，多晶硅及栅氧化层的两侧具有侧墙，特别地，衬底的中间部位置比源区及漏区略高。通过采用以上设置，使漏电压引起的沟道横向电场的峰值点就会远离沟道表面，可有效减小热载流子向栅氧化层的注入，同时减小沟道内的峰值电场值，以显著改善热载流子效应，提高器件寿命，进而保证器件的高可靠性。但是，应用此方法抑制所述热载流子效应时会造成栅氧化层结构的改变，影响后续工艺。

发明内容

本发明提供了一种轻掺杂离子注入方法，可减少热载流子效应的发生。

本发明提供的一种轻掺杂离子注入方法，包括：

提供包含核心器件区和输入输出器件区的半导体基底；

在所述半导体基底上形成栅极；

执行输入输出器件区轻掺杂离子注入；

在栅极的侧壁形成侧墙基层；

执行核心器件区轻掺杂离子注入。

可选地，所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入；可选地，形成所述侧墙基层的操作的反应温度为600～700摄氏度；可选地，所述侧墙基层包含第一侧墙基层和第二侧墙基层；可选地，所述第一侧墙基层材料为二氧化硅；可选地，所述第一侧墙基层厚度为2～4纳米；可选地，所述第二侧墙基层材料为氮化硅；可选地，所述第二侧墙基层厚度为6～8纳米。

与现有技术相比，本发明具有以下优点：