[发明专利]一种流水线结构的数字∑－△调制器

权利要求书

1.一种流水线结构的数字∑-Δ调制器，由五个积分器：第一积分器(1)、第二积分器(2)、第三积分器(3)、第四积分器(4)、第五积分器(5)，五个开关：第一开关(K1)、第二开关(K2)、第三开关(K3)、第四开关(K4)、第五开关(K5)，和量化器(6)组成，第一时钟端(clk1)、第二时钟端(clk2)、第三时钟端(clk3)、第四时钟端(clk4)和第五时钟端(clk5)分别是第一积分器(1)、第二积分器(2)、第三积分器(3)、第四积分器(4)和第五积分器(5)的时钟端，第一复位端(rst1)、第二复位端(rst2)、第三复位端(rst3)、第四复位端(rst4)和第五复位端(rst5)分别是第一积分器(1)、第二积分器(2)、第三积分器(3)、第四积分器(4)和第五积分器(5)的复位端，第一输入端(in1)、第二输入端(in2)、第三输入端(in3)、第四输入端(in4)、第五输入端(in5)和第六输入端(in6)分别是第一积分器(1)、第二积分器(2)、第三积分器(3)、第四积分器(4)、第五积分器(5)和量化器(6)的输入端，第一输出端(out1)、第二输出端(out2)、第三输出端(out3)、第四输出端(out4)、第五输出端(out5)和第六输出端(out6)分别是第一积分器(1)、第二积分器(2)、第三积分器(3)、第四积分器(4)、第五积分器(5)和量化器(6)的输出端，第一数据反馈端(Data_fb1)、第二数据反馈端(Data_fb2)、第三数据反馈端(Data_fb3)、第四数据反馈端(Data_fb4)和第五数据反馈端(Data_fb5)分别是第一积分器(1)、第二积分器(2)、第三积分器(3)、第四积分器(4)和第五积分器(5)的数据反馈端，第一开关K输入端(K_in1)、第二开关K输入端(K_in2)、第三开关K输入端(K_in3)、第四开关K输入端(K_in4)和第五开关K输入端(K_in5)分别是第一开关(K1)、第二开关(K2)、第三开关(K3)、第四开关(K4)和第五开关(K5)的K输入端，第一开关输入端(x1)、第二开关输入端(x2)、第三开关输入端(x 3)、第四开关输入端(x4)和第五开关输入端(x5)分别是第一开关(K1)、第二开关(K2)、第三开关(K3)、第四开关(K4)和第五开关(K5)的输入端，第一开关K输出端(K_out1)、第二开关K输出端(K_out2)、第三开关K输出端(K_out3)、第四开关K输出端(K_out4)和第五开关K输出端(K_out5)分别是第一开关(K1)、第二开关(K2)、第三开关(K3)、第四开关(K4)和第五开关(K5)的K输出端，第一时钟端(clk1)、第二时钟端(clk2)、第三时钟端(clk3)、第四时钟端(clk4)和第五时钟端(clk5)连接后作为所述调制器的时钟端(clk)，第一复位端(rst1)、第二复位端(rst2)、第三复位端(rst3)、第四复位端(rst4)和第五复位端(rst5)连接后作为所述调制器的复位端(rst)，第一输入端(in1)作为所述调制器的数据输入端(Data_in)，第一输出端(out1)、第二输出端(out2)、第三输出端(out3)、第四输出端(out4)分别与第二输入端(in2)、第三输入端(in3)、第四输入端(in4)、第五输入端(in5)连接，第五输出端(out5)与第六输入端(in6)连接，第六输出端(out6)作为所述调制器的数据输出端(Data_out)，第一开关K输入端(K_in1)、第二开关K输入端(K_in2)、第三开关K输入端(K_in3)、第四开关K输入端(K_in4)和第五开关K输入端(K_in5)连接后与第六输出端(out6)连接，第一开关输入端(x1)、第二开关输入端(x2)、第三开关输入端(x3)、第四开关输入端(x4)、第五开关输入端(x5)分别与外部第一数据输入端(y1)、第二数据输入端(y2)、第三数据输入端(y3)、第四数据输入端(y4)和第五数据输入端(y5)连接，第一开关K输出端(K_out1)、第二开关K输出端(K_out2)、第三开关K输出端(K_out3)、第四开关K输出端(K_out4)和第五开关K输出端(K_out5)分别与第一数据反馈端(Data_fb1)、第二数据反馈端(Data_fb2)、第三数据反馈端(Data_fb3)、第四数据反馈端(Data_fb4)和第五数据反馈端(Data_fb5)连接，所述的五个开关的结构都相同，第m开关(Km)是所述的五个开关中的任何一个，m是小于6的整数，第m开关(Km)由第一传输门(T1)、第二传输门(T2)、第一反相器(I1)、第二反相器(I2)组成，第一传输门(T1)含第一控制端(P1)、第二控制端(N1)、第十三输入端(a1)和第十一输出端(b1)，第二传输门(T2)含第三控制端(P2)、第四控制端(N2)、第十四输入端(a2)和第十二输出端(b2)，第一反相器(I1)含第十五输入端(c1)和第十一输出端(d1)，第二反相器(I2)含第十六输入端(c2)和第十二输出端(d2)，第一控制端(P1)与第四控制端(N2)连接后作为第m开关K输入端(K_inm)，第二控制端(N1)、第三控制端(P2)和第十二输出端(d2)连接在一起，第十六输入端(c2)与第一控制端(P1)连接，第十三输入端(a1)与第十五输入端(c1)连接后作为第m开关输入端(xm)，第十一输出端(b1)与第十二输出端(b2)连接后作为第m开关K输出端(K-outm)，第十四输入端(a2)与第十一输出端(d1)连接，其特征在于，所述的五个积分器是流水线结构的积分器，第n积分器(n)是所述的五个积分器中的任何一个，n是小于6的整数，第n积分器(n)由第一加法器(Q1)、第二加法器(Q2)、第一寄存器(R1)和第二寄存器(R2)组成，第一加法器(Q1)含第七输入端(A1)、第八输入端(B1)和第七输出端(outQ1)，第一寄存器(R1)含第六时钟端(clkR1)、第六复位端(rstR1)、第九输入端(Din1)和第八输出端(Qout1)，第二加法器(Q2)含第十输入端(A2)、第十一输入端(B2)和第九输出端(outQ2)，第二寄存器(R2)含第七时钟端(clkR2)、第七复位端(rstR2)、第十二输入端(Din2)和第十输出端(Qout2)，第六时钟端(clkR1)与第七时钟端(clkR2)连接后作为第n时钟端(clkn)，第六复位端(rstR1)与第七复位端(rstR2)连接后作为第n复位端(rstn)，第七输入端(A1)作为第n输入端(inn)，第七输出端(outQ1)、第八输出端(Qout1)、第九输出端(outQ2)、第十输出端(Qout2)分别与第九输入端(Din1)、第十一输入端(B2)、第十二输入端(Din2)、第十输入端(A2)连接，第八输入端(B1)作为第n数据反馈端(Data_fbn)，第十输出端(Qout2)作为第n输出端(outn)。

2.根据权利要求1所述的流水线结构的数字∑-Δ调制器，其特征在于，它还含有第六开关(K6)，第六开关(K6)是单刀双掷开关，第六开关(K6)的一掷和刀串接在第五输出端(out5)与第六输入端(in6)的连接线之间，所述的掷和刀分别与第五输出端(out5)和第六输入端(in6)连接，第六开关(K6)的另一掷与第三输出端(out3)连接。