[发明专利]利用可显影填充材料的两次图形曝光方法

说明书

技术领域

本发明涉及一种半导体集成电路的制造方法，尤其涉及一种在集成电路衬底上利用可显影材料的两次图形曝光方法。

背景技术

随着芯片尺寸的缩小，传统的单次光刻成像技术已经不能满足半导体技术发展的需求，为了进一步发掘并利用现有生产设备的潜力、实现更为细小的芯片线宽，两次图形曝光技术(Double Patterning)应运而生。

但是目前的两次图形曝光技术还存在较多的问题，如图1a至图1d所示，在现有技术中，使用正性光刻胶曝光显影实现两次图形曝光技术的基本工艺流程如下：

(1)待刻蚀衬底101上淀积一层硬掩模(Hard Mask，HM)102(例如二氧化硅，氮化硅，金属硅化物)；

(2)第一抗反射层(Bottom Anti-Reflection Coating，BARC)103的涂覆及第一光刻胶(Photo Resist，PR)104的涂覆；

(3)进行第一次光刻，这时硅片的剖面结构如图1a所示；

(4)进行第一次刻蚀，首先刻蚀到非光刻胶保护区域的第一抗反射涂层103，随后利用第一光刻胶104作为刻蚀掩蔽层，完成硬掩模102刻蚀，该刻蚀停止于待刻蚀衬底101表面；

(5)剥离第一抗反射层103和第一光刻胶104，这时硅片的剖面结构如图1b所示；

(6)第二抗反射层105的涂覆，第二光刻胶106的涂覆；

(7)进行第二次光刻，这时硅片的剖面结构如图1c所示；

(8)进行第二次刻蚀，首先刻蚀掉覆盖在硬掩模102以及非光刻胶保护区域的第二抗反射涂层105，随后利用硬掩模102和第二光刻胶106共同作为刻蚀掩蔽层，刻蚀暴露的衬底101。

(9)剥离剩余的第二抗反射层105和第二光刻胶106，然后进行清洗，这时硅片的剖面结构如图1d所示；

(10)剥离剩余的硬掩模102。

在这个工艺过程中，存在如下缺点：由于硬掩模层与衬底材料的刻蚀选择比不高，因此其厚度较厚，引起第二抗反射涂层的涂覆厚度在图形密集区域和图形疏松区域差异较大，进而会影响后续光刻、刻蚀工艺，导致难于进行精确、可重复性的工艺生产。

发明内容

本发明要解决的技术问题是提供一种利用可显影填充材料的两次图形曝光方法，可避免产生第二次抗反射涂层的涂覆厚度在图形密集区域和图形疏松区域差异较大的问题，从而提高第二次光刻和刻蚀工艺的稳定性，提高两次图形曝光技术的表现。

为解决上述技术问题，本发明提供了一种利用可显影填充材料的两次图形曝光方法，包括如下步骤：

(1)在待刻蚀的硅片衬底201上淀积一层硬掩模202；

(2)在淀积了硬掩膜202的硅片上涂覆一层第一抗反射层203，然后在涂覆了第一抗反射层203的硅片上涂覆第一光刻胶204；

(3)进行第一次光刻；

(4)进行第一次刻蚀，首先，刻蚀掉位于非第一光刻胶204保护区域内的第一抗反射层203；然后，利用第一光刻胶204作为刻蚀掩蔽层，完成对于硬掩模202的刻蚀，该刻蚀停止于衬底201表面；

(5)剥离第一光刻胶204和剩余的第一抗反射层203；

(6)用湿法将可显影的填充材料205涂覆在硅片表面，填充硬掩模202之间的间隙；

(7)显影经过填充材料205涂覆后的硅片，去除硬掩模202表面上方的填充材料205，实现硅片表面的平整表现；

(8)在经过显影后的硅片表面涂覆第二抗反射层206，然后在涂覆了第二抗反射层(206)的硅片表面再涂覆第二光刻胶207；

(9)进行第二次光刻；

(10)进行第二次刻蚀，首先，刻蚀掉位于非第二光刻胶(207)保护区域内的第二抗反射层(206)和填充材料(205)；然后，利用硬掩模(202)和第二光刻胶(207)作为刻蚀掩蔽层，刻蚀掉暴露的衬底(201)；

(11)剥离第二光刻胶207和剩余的第二抗反射层206及填充材料205，然后进行清洗；

(12)剥离剩余的硬掩模202。