[发明专利]栅介质层测试控片及其形成方法

说明书

技术领域

本发明涉及半导体技术控片的制作领域，尤其涉及栅介质层测试控片及其形成方法。

背景技术

由于栅介质层在集成电路(IC)中起着重要作用，因此在集成电路制造业中栅介质层完整性(GOI，Gate Oxide Integrity)的控制非常重要。对于如何制备栅介质层，可参考如申请号为200510129150及申请号为200510081046的中国专利申请，但是上述专利申请没有公开采用如何测试栅介质层的完整性。所述栅介质层的完整性包括栅介质层的绝缘性等指标。在现有技术中，因产品流片周期较长(一般为45天以上)，如果栅介质层有缺陷将造成很大的影响。因此现有技术中一般在流片生产线上使用专用测试控片形成栅介质层完整性的测试结构，用以监控生产线上栅介质层的完整性。

现有栅介质层测试控片包括：晶片以及位于晶片上的栅介质层，所述栅介质层的厚度为15埃～20埃。形成该栅介质层测试控片的形成方法为：如图1所示，在空白晶片100上用热氧化法形成厚度15埃～20埃的栅介质层101，所述栅介质层101为通过氧化空白晶片100的硅而形成的氧化硅；最终完成栅介质层测试控片。

然而，一个栅介质层的测试控片的使用周期较长，一般需要1年左右的时间，由于通常在不使用的情况下，将控片放置于空气中，容易造成栅介质层被氧化，使其厚度发生变化，如图2所示，栅介质层测试控片暴露于空气下，随时间变化厚度也在增厚。

现有技术，由于栅介质层暴露于空气中会被氧化或沾染其它物质而使厚度发生变化，对后续的工艺会造成很大影响。例如，当栅介质层的测试控片上有缺陷时，会使测试机台参数产生漂移，进而对晶片上的栅介质层测量不精确，使成品率降低，成本提高。

发明内容

本发明解决的问题是提供一种栅介质层测试控片及其形成方法，防止栅介质层测试控片厚度变化影响后续工艺，造成成品率真降低，成本提高。

为解决上述问题，本发明提供一种栅介质层测试控片，包括：晶片，位于晶片上的栅介质层；掩膜层，位于栅介质层上且覆盖栅介质层。

实施例中，所述掩膜层的材料为多晶硅。所述掩膜层的厚度为1800埃～2300埃。所述掩膜层的厚度为2000埃。

实施例中，所述栅介质层的材料为氧化硅。所述栅介质层的厚度为10埃～20埃。

本发明提供一种栅介质层测试控片的形成方法，包括下列步骤：在晶片上形成栅介质层；在栅介质层上形成覆盖栅介质层的掩膜层。

实施例中，形成掩膜层的方法为化学气相沉积法。所述掩膜层的材料为多晶硅。所述掩膜层的厚度为1800埃～2300埃。

实施例中，形成栅介质层的方法为热氧化法。所述热氧化为在含氧气氛中，在700℃～1000℃下，退火5分钟～30分钟，形成栅介质层。所述栅介质层的厚度为10埃～20埃。

与现有技术相比，上述方案具有以下优点：本发明在栅介质层上形成掩膜层，用以保护栅介质层在空气中免受氧化或沾染杂质而使栅介质层厚度产生变化，进而提高测试精度，提高后续半导体器件成品率，降低成本。

附图说明

图1是现有形成栅介质层测试控片的示意图；

图2是现有栅介质层测试控片的厚度随时间变化的示意图；

图3是本发明形成栅介质层测试控片的实施例流程图；

图4至图5是本发明形成栅介质层测试控片的实施例示意图；

图6是本发明形成的栅介质层测试控片的厚度随时间变化的示意图。

具体实施方式

现有技术由于栅介质层暴露于空气中会被氧化或沾染其它物质而使厚度发生变化，对后续的工艺会造成很大影响。例如，当栅介质层的测试控片上有缺陷时，使测试机台参数产生漂移，进而对晶片上的栅介质层测量不精确，使成品率降低，成本提高。本发明在栅介质层上形成掩膜层，用以保护栅介质层在空气中免受氧化或沾染杂质而使栅介质层厚度产生变化，进而提高测试精度，提高后续半导体器件成品率，降低成本。

下面结合附图对本发明的具体实施方式做详细的说明。

本发明提供的栅介质层测试控片，包括：晶片；位于晶片上的栅介质层；掩膜层，位于栅介质层上且覆盖栅介质层。

图3是本发明形成栅介质层测试控片的实施例流程图。如图3所示，执行步骤S101，在晶片上形成栅介质层；

形成栅介质层的方法为热氧化法；所述热氧化为在含氧气氛中，在800至1000℃下，退火10至30分钟，形成栅介质层；所述栅介质层的厚度为10埃～20埃。

执行步骤S102，在栅介质层上形成覆盖栅介质层的掩膜层。