[发明专利]恢复光盘恒定角速度的时钟产生方法

说明书

技术领域

本发明涉及恢复光盘恒定角速度(CAV)的时钟产生方法，例如，在全数字锁相回路ADPLL(All Digital PLL)结构的读取信道(Read Channel)中，为了恢复光盘的恒定角速度(CAV)，使其可以产生与输入数据比率(Input Data Rate)成比例的时钟。

背景技术

图1，表示了利用模拟振荡器(Analog Oscillator)的光盘读取信道(ReadChannel)用定时恢复(Timing Recovery)回路的构成，例如，在模数转换器(ADC：Analog to Digital Converter)101中，对模拟RF信号进行取样(Sampling)后，输出数字化数据(Digitized Data)。

另一方面，利用上述模拟振荡器的情况，在上述模数转换器(ADC)101中，取样动作利用的时钟，是图1所示的电压控制振荡器VCO(Voltage ControlledOscillator)109中产生的时钟，上述时钟，将输入的模拟RF波形的频率和位相调成一致。

还有，图1所示的扇区水平控制器SLG(Slice Level Controller)102，是决定判断RF波形的0和1基准的回路，限制器(Slicer)103，按照上述决定的基准，判断RF波形中的数字数据0和1，利用如此决定的比特数据(Bit Data)，通过图1所示的频率检出器104和环路滤波器105，跟踪(Tracking)频率成分，通过位相检出器106和环路滤波器107跟踪位相成分。

而且，如上所述，为了在模拟振荡器中利用以数字形式跟踪的频率和位相信息，通过数模转换器DAC(Digital to Analog Converter)108将其转为模拟成分，模拟成分信号在电压控制振荡器VCO 109中进行调解，产生取样时钟(SamplingClock)。

另一方面，上述产生的取样时钟，因为输入RF信号的频率和位相要调成一致，因此，与输入数据比率(Input Data Rate)是相同的，上述模数转换器ADC101和数模转换器DAC108，以及电压控制振荡器109作为模拟程序块，在设计回路时需很多费用(Cost)，还存在多受噪音(Noise)影响的缺点。

图2，表示了全数字锁相回路ADPLL(All Digital PLL)结构的光盘用定时恢复(Timing Recovery)回路的构成，上述全数字锁相回路ADPLL结构，与图1回路的最大区别在于模数转换器ADC201用取样时钟使用固定(Static Clock)时钟。

另一方面，与图1的模数转换器ADC不同，如图2所示，取样的数字数据，与输入的RF信号的频率和位相并不相同，只是以一定的间隔进行取样，控制定时恢复电路频率和位相的反馈回路(Feedback Loop)，如图2所示，在模数转换器ADC 201的后面工作。

即，使用数控振荡器DCO 208中产生的频率和位相信息，分类机(Interpolator)209，以固定位相对应值的取样使用数字数据进行计算，例如，在图1的模数转换器ADC 101的作用中，一部分由图2的分类机(Interpolator)209代行。

而且，在以上述分类机(Interpolator)209为主的模数转换器ADC 201后端设置的数字程序块，都是使用与模数转换器ADC 201使用的固定时钟成比例的时钟，所以数字程序块的工作速度和频率数据的比率是不尽相同的，因而在上述分类机(Interpolator)209中计算位相对应的数据，同时，产生标记(Flag)信号，判断现在数字数据的动作是否有效。

还有，上述模数转换器ADC 201后端设置的数字程序块，只有当上述标记信号为1时才进行工作，例如，虽然不按时间比例进行工作，上述分类机(Interpolator)209输出的标记信号，根据图1的模数转换器ADC抽取的数据比率，按照所有数字程序块工作类似的原理进行工作。

另一方面，上述分类机(Interpolator)209后端设置的扇区水平控制器SLC202，限制器203，频率检出器204，环路滤波器205，位相检出器206，环路滤波器207，与参照图1所述的一样，只是，根据上述程序块产生的频率和位相信息，数据值输入到数控振荡器DCO 208中，上述数控振荡器208向上述分类机(Interpolator)209传送应该计算的位相信息。