[发明专利]猝发模式异步控制电路设计方法

说明书

技术领域：

本发明涉及大规模异步控制电路的设计方法，尤其是大规模猝发模式(burst-mode)异步控制电路的设计方法。

背景技术：

由于集成电路规模的扩大、特征尺寸的减小、设计主频的提高以及制造工艺的限制，同步电路中原先可以忽略的线延迟、时钟树负载等日益突出，设计方法上也面临着许多难以解决的问题(特别是时钟偏差问题)。相对而言，异步电路不需要全局时钟，有效地避免了复杂的时钟树设计及其时钟偏差问题，同时以可移植性好、模块化程度高、抗电磁干扰能力强、功耗低等诸多特性逐渐成为电路设计研究的热点。

异步电路的发展可以说在很大程度上取决于异步电路设计方法与EDA工具的完善和成熟。由于异步电路与同步电路的主要差异在于电路的控制逻辑，其数据通路基本一致，因此现有的异步电路设计方法一般说来都是利用已有的同步电路的设计流程和商用EDA工具进行异步数据通路设计，而将工作重点放在异步控制电路设计上。

根据异步控制电路的类型以及描述机制的不同，异步控制电路设计方法可以大致划分为基于CSP的方法、基于Petri网的方法以及基于有限状态机的方法三类：

A.基于CSP(Communicating Sequential Processes)的方法主要采用Balsa、Tangram、DI-Algebra、DISP(DI Sequential Processes)以及CHP(Communicating Hardware Processes)等CSP类异步描述语言对控制电路的行为进行描述，经由语法驱动的转换(syntax-directed translation)得到延迟无关或者准延迟无关异步控制电路。这类方法可以在较高层次对电路行为进行描述，能够较为充分地挖掘异步控制电路的并行性，其缺点是

a)无法运用全局优化技术，设计得到的电路工作效率不高；

b)CSP类异步描述语言语法晦涩，相关EDA工具不完善，难以得到广泛的接受和使用；

B.基于Petri网的方法主要采用LPN(Labeled Petri Net)、STG(SignalTransition Graph)或者CD(Change Diagram)等对控制电路的行为进行描述，经由可达性分析、状态编码、布尔表达式生成、逻辑分解以及工艺映射得到速度无关异步控制电路。这类方法可以在较低层次描述电路行为，能够在优化时使用时序信息，产生较为高效的电路结构，其缺点是采用无限门延迟模型，对线延迟忽略不计，导致电路存在一些不必要的开销。同时，对于深亚微米工艺而言，线延迟占有主导地位，电路的延迟假设可能不再适用。

C.基于有限状态机的方法主要采用异步有限状态机(Asynchronous FiniteState Machine)或者猝发模式状态机(Burst Mode Machine)对控制电路的行为进行描述，经由状态归约、状态赋值、逻辑综合以及工艺映射分别得到基本模式Huffman电路和猝发模式异步控制电路。这类方法与基于有限状态机的同步电路设计方法类似，可以充分利用或者借鉴现有的设计方法和EDA工具加以处理，不足之处在于不允许输入和输出并发变化，当且仅当电路完全稳定，也就是电路的状态不再发生变化的时候，电路的外部输入信号才允许改变，由此导致电路的运行周期加长，工作效率降低。

通过比较上述方法的优势与不足可知，基于有限状态机的异步控制电路设计方法更具可行性和实用性。

猝发模式状态机是基于有限状态机的异步控制电路设计方法所常用的描述机制，它采用类似于同步Mealy机的状态转换图对电路行为进行说明。猝发模式状态机源于异步有限状态机，但是对异步有限状态机的描述能力进行了扩展：降低异步有限状态机的基本假设要求(异步有限状态机要求对前一个输入信号的响应稳定之前，当前输入信号不发生变化)，允许猝发输入(非空的输入信号集合)中的信号以任何顺序发生变化。当然，猝发模式状态机仍然要求各个猝发输入之间必须满足基本假设。