[发明专利]可进行信号摆率修正的LVDS驱动电路

说明书

技术领域

本发明主要涉及到由CMOS晶体管构成的驱动电路领域，特指一种可进行信号摆率修正的低电压差分信号驱动电路。

背景技术

现代社会信息交流量越来越大。如网络、通信、科学计算等均需要大量的数据进行传输，由于高速串行数据传输系统采用了源同步数据传输方式，而并行传输则因为高频下时钟抖动和偏斜所带来的设计挑战，阻碍了并行传输频率的进一步提高。所以两者相比，高速串行数据传输系统更适合于现代信息系统的需要。在各种串行接口中使用非常普遍的高速串行接口是LVDS(Low Voltage Differential Signaling)，即低电压差分信号接口。

LVDS(低电压差分信号)是一个用于高速信号传输的国际通用接口标准，它同时具有高速度、低噪声、低功耗和低成本的突出优点。由于LVDS的众多优点，所以被广泛应用于当前高速串行传输系统中。

传统LVDS输出接口驱动电路如图1所示.NMOS晶体管M7和M8构成镜像电流源，而CMOS晶体管M1和M2则用来接收由共模反馈电路反馈回来的信号控制镜像电流源和电流开关电路的工作，并进而控制输出情况，M3、M4、M5、M6构成电流开关电路，其中，M3、M6的栅极相连并与正的输入端VinP相连，而M4、M5相连并与负的输入端VinN相连。该电路中的电流开关电路可以如图1一样用NMOS构成，也可以由PMOS管构成。

由这种传统电流开关结构构成的LVDS驱动器由于输出信号的负半周和正半周分别由输入信号的正、负端控制，即当输出信号outn处于正半周时，是由于输入信号的正端VinN使M4导通而致，而当输出信号outn处于负半周时，是由于输入信号的负端VinP使M6导通而致；对于输出信号outp的情况也是同样道理。这样，由于VinN和VinP在电路工作过程中的不完全对称使得该电路存在着上升、下降摆率不一致的问题。

发明内容

本发明要解决的问题就在于：针对现有技术存在的技术问题，本发明提供一种能够使LVDS输出信号上升、下降摆率保持一致、从而提高驱动电路整体性能的可进行信号摆率修正的低电压差分信号驱动电路。

为解决上述技术问题，本发明提出的解决方案为：一种可进行信号摆率修正的低电压差分信号驱动电路，其特征在于：它包括由第五晶体管M7和第六晶体管M8组成的镜像电流源、由第一CMOS晶体管M1和第二CMOS晶体管M2组成的控制单元以及互补电流开关单元；控制单元用来接收由共模反馈电路反馈回来的信号控制镜像电流源和互补电流开关单元的工作以及控制输出情况；所述互补电流开关单元包括第一晶体管M3、第二晶体管M4、第三晶体管M5、第四晶体管M6以及第一PMOS晶体管M9、第二PMOS晶体管M10、第三PMOS晶体管M11和第四PMOS晶体管M12，第一晶体管M3、第四晶体管M6的栅极相连并与正的输入端VinP相连，第二晶体管M4和第三晶体管M5相连并与负的输入端VinN相连，第一PMOS晶体管M9和第四PMOS晶体管M12的栅极相连并与VinN相连，第二PMOS晶体管M10和第三PMOS晶体管M11的栅极相连并与VinP相连，此外，第一晶体管M3漏极和第一PMOS晶体管M9的漏极相连，其源极也连接在一起，这样，M3和M9便构成了互补的电流开关结构，同理，M4和M10，M5和M11，M6和M12也都连接成互补电流开关的形式。

与现有技术相比，本发明的优点就在于：1、结构简单。本发明只是在原有技术的基础上增加了四个晶体管，所以，本发明的结构仍然是相当简单。2、性能优良。本发明在原有的NMOS电流开关结构或者PMOS电流开关结构的基础上，结合两者的特点使用互补电流开关使得信号摆率的对称性大幅提高。3、使用方便。本发明的电路结构简单，可移植性强，凡是对电流开关的输出信号摆率要求比较高的场合均可应用。

附图说明

图1是采用传统电流开关的LVDS驱动器结构示意图；

图2是本发明中LVDS驱动器框架结构示意图；

图3是本发明中采用互补电流开关的LVDS驱动器电路示意图；

图4是采用互补电流开关的LVDS驱动器电路和传统电流开关的LVDS驱动器结构的模拟波形对比示意图。

具体实施方式

以下将结合附图和具体实施例对本发明做进一步详细说明。

如图2和图3所示，本发明的可进行信号摆率修正的低电压差分信号驱动电路包括由第五晶体管M7和第六晶体管M8组成的镜像电流源、由第一CMOS晶体管M1和第二CMOS晶体管M2组成的控制单元以及互补电流开关单元，控制单元用来接收由共模反馈电路反馈回来的信号控制镜像电流源和互补电流开关单元的工作以及控制输出情况，互补电流开关单元包括第一晶体管M3、第二晶体管M4、第三晶体管M5、第四晶体管M6以及第一PMOS晶体管M9、第二PMOS晶体管M10、第三PMOS晶体管M11和第四PMOS晶体管M12；其中，第一晶体管M3、第四晶体管M6的栅极相连并与正的输入端VinP相连，而第二晶体管M4和第三晶体管M5相连并与负的输入端VinN相连，第一PMOS晶体管M9和第四PMOS晶体管M12的栅极相连并与VinN相连，第二PMOS晶体管M10和第三PMOS晶体管M11的栅极相连并与VinP相连。上述第一晶体管M3、第二晶体管M4、第三晶体管M5、第四晶体管M6需要采用NMOS管。由于这样的连接关系，使得VinN和VinP总是连着一对互补电流开关的两个输入端，并且对于输出信号而言，不论其处于正半周还是负半周，总是由VinN和VinP同时控制互补电流开关的导通状态的，也就是说，由始至终，VinN和VinP都是同时工作的，所以，本发明中的电路结构避免了由VinN和VinP分别控制输出信号正、负半周而带了的输出信号上升、下降摆率不一致的问题。如图4所示，将本发明和传统电流开关的LVDS驱动器结构的模拟波形进行对比，采用传统电流开关的LVDS驱动器结构的模拟波形中上升和下降的摆率之比为0.24：0.17，即约为3：2，而采用互补电流开关的LVDS驱动器结构的模拟波形中上升和下降的摆率之比为0.20：0.21，可以看成此时的上升和下降摆率基本一致。