[发明专利]在电子装置上减少静电放电之方法

说明书

技术领域

本发明有关于一种减少静电放电之方法，尤指一种根据该方法，在一电子装置上之一静电容易放电处拉出一地线，并增加一与该地线连接之接地面积，同时使该接地面积导接于该电子装置之一机壳地，从而改善一电荷泄漏之通路。

背景技术

近年来随着科学技术的快速发展、微电子技术的广泛应用及电磁环境越来越复杂，对于一静电放电(ElectroStatic Discharge，简称ESD)的电磁场效应，如：电磁干扰(EMI)及电磁兼容性(EMC)问题越来越重视。而什么是静电放电，该静电放电是自然界中电位快速变化的现像，该种放电现象常常造成电子装置的受损，因此，在使用电子产品或硬件装置时，适当的接地措施是必要的。

在我们的周围环境甚至我们的身上都会带有不同程度的静电，当它积累到一定程度时就会发生放电。该静电放电对于一电子装置，如：电脑(PC)、行动电话、个人数字助理机(PDA)等…的危害是相当高的。

此外，随着芯片(chip)工艺的进步，该等芯片的速度和功能都得以提升，但该等芯片却变得更加脆弱。集成度的提高，使得器件尺寸越来越小，该器件之间的联机宽度越来越窄，钝化层越来越薄，这些因素都会使该等芯片对该静电放电的敏感性增加。一个不太高的静电放电电压，就能将一晶体管击穿，或一个不太大的静电放电电流，就能将其上之电路联机熔断；这种芯片内部的损伤，用肉眼是无法看到的。

再者，该静电放电对于电脑造成的危害，主要会表现出几种之现象，如：磁盘读写的失败、打印机打印的混乱，及芯片被击穿甚至主机板被烧坏等…，因此，该静电放电对于该电子装置的破坏作用，具有隐蔽性、潜在性、随机性和复杂性，当我们在接触该电子装置上之电路板和芯片时，不管是该电子装置上有静电，还是我们身体上有静电，该静电放电都有可能发生在接触的瞬间，可谓防不胜防。

由于，芯片制造工艺的不断进步，低电压、微功耗、高集成度技术给我们带来更新的产品，然而，该静电放电对于该电子装置的危害性也随之增长，这是业界不愿看到，但又不得不面对的严重问题。

目前，在电子行业中，为了要防止该电子装置本身因产生强静电感应，而自我损伤，有以下之几项做法：

其一做法是，在该电子装置上增加一遮蔽罩(垫)和隔离措施；

其二做法是，选择该静电放电特性较好的芯片；

其三做法是，通过集成电路(integrated circuit，简称IC)之内部电路，曾设该静电放电的保护电路，以抵御外来静电；

其中该遮蔽罩(垫)和隔离措施，是需要可靠的接地，否则未连接到大地的部分，将同时失去遮蔽罩的作用。

上述业界的做法虽然提供了一些减少因静电放电时，而损坏该电子装置和配件的方式；然而，该等方式所达成之效果，事实上并不显着，无法完全针对该静电放电较弱处做防护。

综上所述，如何切实地设计出一种有效之静电放电防护措施，将该静电放电对该电子装置的潜在危害性降到最低，此即为本发明在此欲探讨之一重要课题。

发明内容

有鉴于前述提及，静电在我们生活中无处不在，对于无法完全对该电子装置之静电放电较弱处，做一显着有效之防护，进而造成其潜在的危害性等缺点，为了解决该等缺点，发明人乃经过多年之实务经验及研究心得，终于研发设计出本发明之一种「在电子装置上减少静电放电之方法」。

本发明之目的，是在解决常规静电放电对于该电子装置上所造成之危害，以及之处理方式在成效并不显着等缺点，而解决之技术手段，则是在一电子装置(如：电脑(PC)、行动电话、个人数字助理机(PDA)等…)之一静电容易放电处拉出一地线；并在该电子装置上增加一与该地线连接之接地面积；之后，再使该接地面积导接于该电子装置之一机壳地，以改善一电荷泄漏之通路；如此，即可将该电子装置上之一静电放电顺利地导出，而不致破坏到该电子装置内部之一电路。

附图说明

图1为本发明实施例之示意图。

具体实施方式

本发明是一种「在电子装置上减少静电放电之方法」，该方法首先在一电子装置(如：电脑(PC)、行动电话、个人数字助理机(PDA)等…)之一静电容易放电处拉出一地线；其次，在该电子装置上增加一与该地线连接之接地面积；之后，再使该接地面积导接于该电子装置之一机壳地(俗称海岸线外)，由此以改善一电荷泄漏之通路；如此，即可将该电子装置上之一静电放电(ElectroStatic Discharge，简称ESD)顺利地导出，而不致破坏到该电子装置内部之一电路。