[发明专利]基于光纤的高速串行工业实时通信总线系统及其控制方法

权利要求书

1、基于光纤的高速串行工业实时通信总线系统，包括主站、多个从站、互连的光纤收发模块及数字伺服装置，所述主站依次通过与主站相连的光纤收发模块、与从站相连的光纤收发模块、多个从站与数字伺服装置连接；所述主站与从站之间、从站与从站之间通过互连的光纤收发模块构成环形网络；所述主站包括主站处理器、主站ISA总线接口模块及主站数据处理模块，所述主站处理器与主站ISA总线接口模块连接，所述主站ISA总线接口模块与主站数据处理模块连接，所述主站数据处理模块和与主站相连的光纤收发模块连接；各从站包括从站处理器总线接口模块及从站数据处理模块，所述从站数据处理模块通过从站处理器总线接口模块与数字伺服装置连接，所述从站数据处理模块和与从站相连的光纤收发模块连接，其特征在于：所述主站数据处理模块包括输出暂存RAM模块、时间计数器模块、输入暂存RAM模块、中断寄存器模块、控制寄存器模块、数据打包模块、环路同步模块、环路测试模块、超时/出错重发模块、4B/5B编码模块、CRC编码模块、并/串转换模块、串/并转换模块、4B/5B解码模块、校验/诊断模块及数据包解析模块，所述控制寄存器模块与主站ISA总线接口模块互连，所述控制寄存器模块的输出端分别与数据打包模块、环路同步模块、超时/出错重发模块及环路测试模块的输入端连接，所述数据打包模块、环路同步模块、超时/出错重发模块及环路测试模块的输出端分别连接4B/5B编码模块的输入端，所述中断寄存器模块的输入端分别与校验/诊断模块、环路测试模块及环路同步模块的输出端连接，所述中断寄存器模块和超时/出错重发模块互连，所述中断寄存器模块的输出端与主站ISA总线接口模块的输入端连接，所述时间计数器模块的输出端分别与中断寄存器模块、控制寄存器模块的输入端连接，所述4B/5B编码模块的输出端通过CRC编码模块与并/串转换模块的输入端连接，所述串/并转换模块的输出端依次通过4B/5B解码模块、校验/诊断模块、数据包解析模块及输入暂存RAM模块与主站ISA总线接口模块的输入端连接，所述主站ISA总线接口模块的输出端与输出暂存RAM模块的输入端连接；所述从站数据处理模块包括输出暂存RAM模块、输入暂存RAM模块、中断寄存器模块、控制寄存器模块、时间计数器模块、数据打包模块、超时/出错重发模块、4B/5B编码模块、CRC编码模块、总线数据发送权切换模块、并/串转换模块、串/并转换模块、4B/5B解码模块、校验/诊断模块及数据包解析模块，所述控制寄存器模块和输出暂存RAM模块的输出端依次通过数据打包模块与4B/5B编码模块的输入端连接，所述控制寄存器模块的输出端通过超时/出错重发模块与4B/5B编码模块输入端连接，所述4B/5B编码模块的输出端依次通过CRC编码模块及总线数据发送权切换模块与并/串转换模块的输入端连接，所述中断寄存器模块与超时/出错重发模块互连，所述串/并转换模块的输出端分别与4B/5B解码模块及总线数据发送权切换模块的输入端连接，所述4B/5B解码模块的输出端依次通过校验/诊断模块、数据包解析模块及输入暂存RAM模块与从站处理器总线接口模块的输入端连接，所述时间计数器模块的输出端分别与中断寄存器模块和控制寄存器模块的输入端连接，所述中断寄存器模块的输入端分别与校验/诊断模块及控制寄存器模块的输出端连接，所述控制寄存器模块与从站处理器总线接口模块互连，所述中断寄存器模块的输出端与从站处理器总线接口模块的输入端连接，所述从站处理器总线接口模块的输出端与输出暂存RAM模块的输入端连接。

2、根据权利要求1所述的基于光纤的高速串行工业实时通信总线系统，其特征在于，所述主站数据处理模块或从站数据处理模块与光纤收发模块之间用低电压晶体管至晶体管逻辑电平—低电压正射极耦合逻辑电平转换电路连接。

3、根据权利要求1所述的基于光纤的高速串行工业实时通信总线系统，其特征在于，所述的光纤收发模块是接口采用低电压正射极耦合逻辑电平的光纤收发一体化模块，所述的主站处理器是基于IntelX86架构的PC104处理器，所述的主站数据处理模块或从站数据处理模块是现场可编程门阵列芯片。