[发明专利]一种改进的栅源跟随采样开关设计方法及其开关电路

说明书

技术领域

本发明涉及利用栅源跟随技术的采样开关，特别是用于采样保持电路的一种改进的栅源跟随采样开关设计方法及其开关电路，属于开关电容电路设计的技术领域。

背景技术

在采样保持电路中，采样开关(采用MOS管)的性能决定了信号的采样精度和输入带宽。MOS管开关导通时的导通电阻与其栅源电压有关，当输入信号变化时，栅源电压随之变化，导通电阻的不稳定会引起信号的非线性失真。为了克服MOS开关导通电阻的非线性，常常采用栅源跟随技术(Bootstrap)结构。但在图1常规栅源跟随技术开关中，当存储在电容C3上的电荷对G点充电时，有一部分电荷将分配到该路径的寄生电容上，降低了开关MN8的栅源提升电压。提高C3的容值，可以提高采样开关MN8的栅端和源端的电压，但是更大的C3也加大了采样保持器模拟输入的视在电容，减小了采样保持器的输入带宽。

发明内容

本发明的目的在于解决上述现有技术中存在的问题，提出了一种改进的栅源跟随采样开关设计方法及其开关电路，可有效降低采样开关管栅极的寄生电容，从而提高采样开关管的栅源提升电压。

为解决上述技术问题，本发明是通过以下技术方案实现的：一种改进的栅源跟随采样开关设计方法，其特征在于，通过减少常规栅源跟随开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。

按上述方法设计的开关电路，设有

(1)含两个NMOS管和两个电容构成的时钟倍乘电路：两个相同的NMOS管组成的交叉耦合对管的漏极接电源电压，源极分别接一个电容的上极板，两个电容的下极板分别接两相非交叠时钟，该两相非交叠时钟由时钟信号及其经导相器输出的信号构成，上述两个电容之一的下极板接时钟信号，此电容的上极板为时钟倍乘电路的输出端；另一个电容的下极板接导相器输出端；

(2)含七个NMOS管、两个PMOS管和一个电容构成的栅压导通开关：七个NMOS管、两个PMOS管分别按逆时针方向排序，第一个NMOS管的栅极接时钟倍乘电路的输出信号，第一个NMOS管漏极接电源电压，源极接电容的上极板，电容的下极板接第二个NMOS管的漏极，其栅极接时钟信号，源极接地；电容的上极板还接第一个PMOS管的源极，其栅极同时接第二个PMOS管、第三个NMOS管及第四个NMOS管漏极，第一个PMOS管的衬底与源极相连，第二个PMOS管和第三个NMOS管栅极接导相器的输出端，第二个PMOS管源极接电源电压，电容的下极板同时接第三个NMOS管、第四个NMOS管的源极以及第五个NMOS管的漏极，第一个PMOS管的漏极与第四个NMOS管、第五个NMOS管的栅极相连，第五个NMOS管的源极接采样输入信号，第一个PMOS管的漏极与第七个NMOS管的漏极相连，第七个NMOS管的栅极接电源电压，源极接第六个NMOS管的漏极，第六个NMOS管的栅极接时钟信号，源极接地；

(3)由一个NMOS管构成的栅源跟随采样开关，其栅极接栅压导通开关中第五个NMOS管的栅极，源极与栅压导通开关中第五个NMOS管的源极连接，为栅源跟随采样开关的输入，漏极为栅源跟随采样开关的输出；

其特征在于，其特征在于，用一个不大于1pF电容替代栅压导通开关电路中的第三个NMOS管，该电容上极板接第二个PMOS管漏极，下极板接时钟信号；在栅压导通开关电路中增加一个PMOS管，其栅极接时钟信号，源极接电源电压，漏极接第七个NMOS管的源极。

本发明的优点及有益效果：本发明通过减少常规栅源跟随技术(Bootstrap)开关中栅压导通开关在采样相时充电环路上的MOS管，降低了环路上的寄生电容，从而减少了分配到寄生电容上的电荷，有效地提高了采样开关管的栅源提升电压，减小MOS开关的导通电阻。

附图说明

图1是常规的栅源跟随技术开关电路。

图2是本发明的栅源跟随技术开关电路。

图3是常规Bootstrap开关栅压仿真结果。

图4是本发明Bootstrap开关栅压仿真结果。

图5是本发明Bootstrap开关的输出频谱。

具体实施方式

下面结合附图与具体实施方式对本发明作进一步详细描述。