[发明专利]一种实现片上影子堆栈存储器的方法及其电路

说明书

一、技术领域

本发明涉及一种存储器控制方法及电路，尤其涉及一种实现片上影子堆栈存储器的方法和电路。

二、背景技术

当前的嵌入式系统，特别是片上系统(System-On-a-chip)，正越来越多的应用在手持设备和消费类电子中，如手机、MP4播放器、PS2等。这些应用不仅需要嵌入式系统有非常高的性能来支持日益复杂的功能需求，而且需要不断降低功耗来实现设备的长时间工作。因此，性能和功耗成为了嵌入式系统研究的两个核心问题。

在典型的嵌入式系统应用中，处理器总是取指令和数据，并借助堆栈来实现程序的运行。在这一过程中，处理器需要不断的访问片外存储器，如SDRAM/DRAM(Synchronous Dynamic Random Access Memory/Dynamic RandomAccess Memory，同步动态随机存储器/动态随机存储器)。而SDRAM/DRAM等片外存储器是以页面的形式组织，每一页的大小通常为512Bytes～2048Bytes。当处理器对SDRAM/DRAM访问时，首先需激活命令Ac激活所要访问数据/指令或堆栈所在的页面，将该页的内容存放到敏感放大器中才能被访问到，激活操作通常需要2～4个时钟周期的时间At(总线频率为133MHz时)，如图1所示。如果是读片外存储器，还需要一个额外的等待时间，即CAS等待，通常为2～3个时钟周期，如果是写操作，则可以直接写到外部存储器中。当处理器在下一次访问SDRAM/DRAM时，如果此时所要访问的数据/指令或堆栈不在敏感放大器中，需要先将敏感放大器中的内容通过预充电命令Pr写回到SDRAM/DRAM中，然后再选取所要访问的页面，并通过激活命令Ac将其放在敏感放大器中，预充电操作通常需要2～4个时钟周期的时间Pt(总线频率为133MHz时)，如图2所示。

通常，程序最终代码的布局是指令在最前面，后面紧跟着全局数据。当程序运行时，首先将指令和数据加载到存储器中，然后在程序运行时设置堆栈的起始地址和大小。堆栈一般设置在数据的后面，运行时的程序布局如图3所示。在程序运行过程中，指令的访问比较连续，所以当进行取指令操作时，可以在激活的一个页面上顺序读取指令。当遇到页面被读取完毕、执行长跳转指令或是访问不在本页面内的数据或堆栈时，将出现片外存储器页面不命中，此时需要进行换页操作，其中以访问数据或堆栈时产生的页面不命中概率最高。因为数据通常被链接到指令代码的后面，堆栈则常被设置在数据的结尾处，所以数据和堆栈都不与指令存放在同一个页面内。当访问数据或堆栈时，往往发生页面不命中，需要预充电和激活等命令对外部存储器进行换页操作，增加了访问时间，造成了程序执行的延迟。

一些研究人员对此提出了片上存储器(SPM)，把一些常用的数据通过静态分析后，采用链接器或编译器将有价值的指令或数据加载到SPM中。因为SPM位于芯片内部，所以对它的访问不需要任何的等待时间(无CAS等待)，也不会出现换页情况，片上存储器通常是由一块片上RAM组成。

传统的面向堆栈的SPM设计通常是将程序使用到的整个堆栈区都存放在SPM中，以加速对堆栈的访问速度，同时减少因为访问堆栈而产生的换页操作。但如果程序的堆栈使用地址范围很大，则需要大量的SPM容量来支持。

三、发明内容

本发明的目的在于克服现有技术之不足，提供一种实现片上影子堆栈存储器的方法及其电路，采用小容量的片上存储器，动态配置堆栈地址，降低堆栈访问时存储器的等待延迟时间，从而提高微处理器运行的速度。

本发明的上述目的由以下技术方案实现：

本发明的一种实现片上影子堆栈存储器的方法，包括有处理器内核通过总线与片外存储器相连，由存储控制器完成对片外存储器的访问控制，片上影子堆栈存储器采用分为多段方式存储，并设置有与分段数量相同的配置寄存器存放各段的首地址，访问片外存储器堆栈单元的地址经总线送到地址译码电路，地址比较电路比较来自地址译码电路的要访问存储单元的地址与配置寄存器中的各段首地址，将比较结果送到片选电路用于选择片外存储器或者片上影子堆栈存储器，完成对片外存储器或者片上影子堆栈存储器中存储单元的访问，用配置寄存器中的段首地址及总线中地址总线的地址作为段内偏移量来选择片上影子堆栈存储器中的相应段和段内的相应存储单元，片上影子堆栈存储器的读写控制信号来自存储控制器。