[发明专利]具有电容器的半导体元件的制造方法

说明书

技术领域

本发明涉及一种半导体元件的制造方法，且特别是涉及一种具有电容器的半导体元件的制造方法与缩小电容器面积的方法。

背景技术

在现今信息发展快速的世界上，集成电路已与日常生活有密不可分的关系，在食衣住行育乐方面，都常会用到集成电路元件所组成的产品。随着电子科技的不断进步，更人性化、功能性更复杂的电子产品不断推陈布新，各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。

为了符合上述轻、薄、短、小与高功能的需求，系统芯片(System On Chip，SOC)这种结合了运算功能(如微处理器核心、数字信号处理核心、MPEG核心或绘图核心)、存储器与电容器、电感元件等逻辑电路于单一芯片，供作特定用途的集成电路，已经成为目前半导体技术的主流。

以非挥发性存储器为例，单一芯片上会同时制作有存储单元、低压元件、高压元件与电荷泵电容器(charge pumping capacitor)，这些元件都需要在基底上制作栅氧化层。现有制作这些元件的栅氧化层的方法有二重栅氧化层(dualgate oxide formation)与三重栅氧化层(triple gate oxide formation)的制造工艺。电荷泵电容器的电容介电层的制作同样是利用上述工艺所形成。

电荷泵电容器的电容介电层的厚度与电荷泵电容器的电容息息相关。电容C＝εA/d，其中，ε为电介质的介电常数，A为电容器平板的面积，d为电容器的电容介电层的厚度(上、下电极之间的距离)。由于现有制作的电容介电层具有一定的厚度，为了产生足够的电容以符合元件的需求，电荷泵电容器面积必须要够大才可以，这使得电容器占据了相当大的芯片面积，对于元件微缩的发展，非常不利。

发明内容

因此，依照本发明提供实施例的目的就是在提供一种具有电容器的半导体元件的制造方法，可以缩减电容器的面积，节省芯片上的布局面积。

依照本发明提供实施例的另一目的是提供一种具有电容器的半导体元件的制造方法，通过降低电容介电层的厚度，进一步微缩电容器的面积。

本发明提出一种具有电容器的半导体元件的制造方法，例如是先提供基底，基底包括存储单元区、低压元件区、高压元件区与电容区，且基底上已形成有一层垫层。在存储单元区与低压元件区的垫层上形成一层掩模层。然后，在高压元件区与电容区的基底上形成第一介电层。接着，移除存储单元区与低压元件区上的掩模层与垫层。在存储单元区与低压元件区上形成一层第二介电层，第二介电层的厚度小于第一介电层的厚度。之后，在基底上形成一层光致抗蚀剂层，覆盖住存储单元区与高压元件区，裸露出电容区上的第一介电层与低压元件区上的第二介电层。继而，以光致抗蚀剂层为掩模，移除电容区上的部分第一介电层与低压元件区的第二介电层。然后移除光致抗蚀剂层，在低压元件区上形成第三介电层，而后在基底上形成一层导体层。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中电容区上剩余的第一介电层的厚度大于第二介电层的厚度。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中第三介电层的厚度小于第二介电层的厚度。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中移除电容区上的部分第一介电层与低压元件区上的第二介电层的方法包括湿式蚀刻法。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中第一介电层的形成方法包括热氧化法。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中热氧化法还包括消耗部分基底而形成第一介电层。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中第一介电层的材料包括氧化硅。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中电容区上的导体层用以作为上电极。

依照本发明实施例所述的具有电容器的半导体元件的制造方法，其中导体层的材料包括掺杂多晶硅。